公开(公告)号：CN118450698A

公开(公告)日：2024-08-06

申请号：CN202410092580.5

申请日：2024-01-23

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  韩珍优 ,  林汉镇

IPC: H10B12/00

Abstract: 一种半导体器件包括栅极结构、位线结构、接触插塞结构、堆叠结构和电容器。栅极结构设置在第一基板上。位线结构设置在栅极结构上。接触插塞结构设置在第一基板上并与位线结构间隔开。堆叠结构设置在位线结构和接触插塞结构上，并可以包括在与第一基板的上表面基本上垂直的垂直方向上交替堆叠的绝缘层和板电极。电容器包括延伸穿过堆叠结构并接触接触插塞结构的第二电极。铁电图案设置在第二电极的侧壁上。第一电极设置在铁电图形的侧壁上、分别接触板电极的侧壁并在垂直方向上彼此间隔开。

公开(公告)号：CN116896872A

公开(公告)日：2023-10-17

申请号：CN202310261597.4

申请日：2023-03-17

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10B12/00

Abstract: 公开了集成电路器件。所述集成电路(IC)器件包括：下电极，在基底上，下电极包括包含第一金属的含金属膜；介电膜，覆盖下电极；以及上电极，面向下电极，介电膜在上电极与下电极之间。下电极包括：主下电极层，不包括与第一金属不同种类的金属掺杂剂，主下电极层与介电膜间隔开；以及界面下电极层，与介电膜接触，并且包括第一金属掺杂剂和第二金属掺杂剂。第一金属掺杂剂处于第一价态并且包括不同于第一金属的第二金属。第二金属掺杂剂处于小于第一价态的第二价态，并且包括不同于第一金属和第二金属的第三金属。

公开(公告)号：CN116744779A

公开(公告)日：2023-09-12

申请号：CN202310246383.X

申请日：2023-03-07

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10N97/00

Abstract: 一种半导体器件包括电容器结构。该电容器结构包括在第一方向上顺序堆叠的底电极、电介质层和顶电极。电介质层包括插设在底电极和顶电极之间并在第一方向上交替堆叠的第一电介质层和第二电介质层。第一电介质层包括铁电材料，第二电介质层包括反铁电材料。最下面的第二电介质层插设在最下面的第一电介质层和底电极之间，最上面的第二电介质层插设在最上面的第一电介质层和顶电极之间。

公开(公告)号：CN116744778A

公开(公告)日：2023-09-12

申请号：CN202310146737.3

申请日：2023-02-09

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10N97/00 ,  H10B12/00

Abstract: 一种半导体器件，包括电容器结构。电容器结构包括在第一方向上堆叠的底部电极、电介质层和顶部电极。电介质层包括第一电介质层、在第一方向上堆叠在第一电介质层上的第二电介质层、以及提供在第一电介质层中的第一杂质。第一电介质层包括铁电材料，第二电介质层包括反铁电材料。

公开(公告)号：CN115996568A

公开(公告)日：2023-04-21

申请号：CN202211256454.6

申请日：2022-10-13

Applicant: 三星电子株式会社

Inventor： 全寅铎 ,  权赫宇 ,  林汉镇

IPC: H10B12/00

Abstract: 本公开涉及一种集成电路半导体器件，包括：下电极，形成在沿第一方向和垂直于第一方向的第二方向延伸的衬底上；以及支撑结构，支撑下电极。支撑结构包括：支撑图案，围绕下电极，沿第一方向和第二方向延伸，并具有下电极穿过的孔；以及凹凸结构，在支撑图案的表面处具有沿垂直于第一方向和第二方向的第三方向延伸的凸部和布置在凸部之间的多个凹部。

公开(公告)号：CN115734707A

公开(公告)日：2023-03-03

申请号：CN202211048423.1

申请日：2022-08-30

Applicant: 三星电子株式会社

Inventor： 全寅铎 ,  林汉镇 ,  丁炯硕 ,  崔在亨

IPC: H10N97/00 ,  H10B12/00

Abstract: 提供了一种半导体装置。半导体装置包括下电极、下电极上的下电介质层、下电介质层上的上电极、形成在下电介质层与上电极之间的上电介质层、以及形成在下电介质层与上电介质层之间的插入电极膜，其中，上电介质层包括氧化钛。

公开(公告)号：CN107946307A

公开(公告)日：2018-04-20

申请号：CN201710597611.2

申请日：2017-07-20

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金智美 ,  金重浩 ,  金泓奭 ,  南泌旭 ,  安宰永 ,  林汉镇

IPC: H01L27/11556 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  H01L23/5283 ,  H01L27/11565 ,  H01L27/11556

Abstract: 一种半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。

公开(公告)号：CN111276481B

公开(公告)日：2025-02-14

申请号：CN201910822506.3

申请日：2019-09-02

Applicant: 三星电子株式会社

Inventor： 林汉镇 ,  朴基钟 ,  金润守

IPC: H10B12/00

Abstract: 本发明提供一种半导体器件。半导体器件可以包括衬底上的有源图案。有源图案可以包括第一源/漏区和第二源/漏区。半导体器件还可以包括电连接到第一源/漏区的位线、电连接到第二源/漏区的第一连接电极以及第一连接电极上的电容器。电容器可以包括第一电极、第二电极以及在第一电极和第二电极之间的介电图案。介电图案的下部可以与第一连接电极的顶表面重叠，并且第一电极可以在第一连接电极的侧壁的上部上延伸。

公开(公告)号：CN118555827A

公开(公告)日：2024-08-27

申请号：CN202410188695.4

申请日：2024-02-20

Applicant: 三星电子株式会社

Inventor： 全寅铎 ,  朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10B12/00 ,  H10N97/00

Abstract: 本发明公开了一种半导体器件及其制造方法，该半导体器件包括：下部结构；在下部结构上的电容器，该电容器包括在垂直于下部结构的底表面的方向上延伸的第一底部电极和提供在第一底部电极上的第二底部电极；支撑第一底部电极的底部支撑图案；和提供在底部支撑图案上以支撑第一底部电极的顶部支撑图案。第一底部电极包含第一材料，第二底部电极可以包含第二材料。第二材料的功函数大于第一材料的功函数。

公开(公告)号：CN118265307A

公开(公告)日：2024-06-28

申请号：CN202311806064.6

申请日：2023-12-26

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10B53/30 ,  H10N97/00

Abstract: 一种集成电路装置可包括衬底上的晶体管以及电连接至晶体管的电容器结构。电容器结构可包括第一电极、第一电极上的电介质层结构、和电介质层结构上的第二电极。电介质层结构可包括交替地堆叠的多个第一电介质层和多个第二电介质层。多个第一电介质层可包括铁电材料，多个第二电介质层可包括反铁电材料。内部缺陷偶极子的分布比率可在电介质层结构的厚度方向上逐渐变化。