公开(公告)号：CN116249347A

公开(公告)日：2023-06-09

申请号：CN202211547941.8

申请日：2022-12-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  姜泰逵 ,  金根楠 ,  朴成珉 ,  安泰炫 ,  李常铉 ,  张殷硕 ,  郑文泳 ,  郑义撤 ,  崔贤根

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：字线，平行于半导体基板的顶表面延伸；沟道图案，与字线交叉并具有平行于所述顶表面的长轴；位线，垂直于所述顶表面延伸并与沟道图案的第一侧表面接触；以及数据存储元件，与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。

公开(公告)号：CN114068573A

公开(公告)日：2022-02-18

申请号：CN202110829327.X

申请日：2021-07-22

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  文钟淏 ,  俞瀚植 ,  李基硕 ,  张诚桓 ,  郑承宰 ,  郑义撤 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11573 ,  H01L27/11578 ,  H01L27/11526 ,  H01L27/11551 ,  H01L21/768

Abstract: 半导体存储器件可以包括：外围电路结构，该外围电路结构包括在第一区域中集成在半导体衬底上的外围电路和设置在第二区域中的第一键区；堆叠，提供在外围电路结构的第一区域上，该堆叠包括在第一方向上延伸并垂直地堆叠的多条第一导电线；覆盖该堆叠的上绝缘层；提供在上绝缘层上的互连层；穿透插塞，与堆叠间隔开，并且被提供为穿透上绝缘层以将互连层连接到外围电路结构的外围电路；模制结构，提供在外围电路结构的第二区域上，并且在第一方向上与堆叠间隔开；以及穿透结构，提供为穿透模制结构并与第一键区垂直地重叠。

公开(公告)号：CN117915655A

公开(公告)日：2024-04-19

申请号：CN202311339563.9

申请日：2023-10-16

Applicant: 三星电子株式会社

Inventor： 郑义撤 ,  李相运 ,  李相昊 ,  郑文泳

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：基板；在基板上的位线；字线，提供在位线上并且在平行于基板的顶表面的第一方向上间隔开；背栅电极，提供在字线当中的一对相邻的字线之间；有源图案，提供在背栅电极和所述一对相邻的字线之间；分别提供在有源图案上的接触图案；第一背栅绝缘图案，提供在位线和背栅电极之间；以及提供在背栅电极上的第二背栅绝缘图案和第三背栅绝缘图案，其中第二背栅绝缘图案包括具有第一介电常数的材料并且第三背栅绝缘图案包括具有大于第一介电常数的第二介电常数的材料。

公开(公告)号：CN116234311A

公开(公告)日：2023-06-06

申请号：CN202211483775.X

申请日：2022-11-24

Applicant: 三星电子株式会社

Inventor： 郑义撤 ,  李基硕 ,  卢元基 ,  崔贤根

IPC: H10B12/00

Abstract: 可以提供一种导体存储器装置，所述半导体存储器装置包括：晶体管主体，沿第一水平方向延伸并且包括沿第一水平方向顺序地布置的第一源/漏区、单晶沟道层和第二源/漏区；栅电极层，沿与第一水平方向正交的第二水平方向延伸并且覆盖单晶沟道层的上表面和下表面；位线，连接到第一源/漏区，沿竖直方向延伸，并且沿第二水平方向具有第一宽度；间隔件，覆盖第一源/漏区的上表面和下表面，并且具有大于第一宽度的第二宽度；以及单元电容器，沿第一水平方向相对于晶体管主体位于与位线相对的一侧上，并且包括下电极层、上电极层和电容器介电层，电容器介电层位于下电极层与上电极层之间。