公开(公告)号：CN118785703A

公开(公告)日：2024-10-15

申请号：CN202311480601.2

申请日：2023-11-07

Applicant: 三星电子株式会社

Inventor： 李泓濬 ,  金根楠 ,  金承默 ,  李基硕

IPC: H10B12/00 ,  H01L23/528

Abstract: 一种半导体器件，包括：半导体衬底，具有单元区域和外围区域，外围区域包括彼此相邻的第一区域和第二区域；第一晶体管，在第一区域上；第一布线层，在第一晶体管上；第一焊盘，在第二区域和第一区域的一部分上；第一接触插塞，在第一布线层和第一区域之间；第二接触插塞，在第一焊盘和第一区域之间；第二焊盘，在第一布线层上；第三接触插塞，在第二焊盘和第一布线层之间；以及多个第一电容器，在第二焊盘上，并且与第一晶体管竖直地重叠，因此可以提高半导体器件的可靠性和电特性。

公开(公告)号：CN119183300A

公开(公告)日：2024-12-24

申请号：CN202410790855.2

申请日：2024-06-19

Applicant: 三星电子株式会社

Inventor： 李泓濬 ,  李基硕 ,  崔贤根 ,  金根楠 ,  南仁哲

IPC: H10B80/00 ,  H10B12/00

Abstract: 一种半导体器件包括下芯片结构和位于所述下芯片结构上的上芯片结构。所述下芯片结构包括：存储结构；下互连结构，所述下互连结构电连接到所述存储结构；以及下接合焊盘，所述下接合焊盘电连接到所述下互连结构。所述上芯片结构包括：上基底；外围晶体管，所述外围晶体管位于所述上基底上；第一上互连结构，所述第一上互连结构在所述上基底上电连接到所述外围晶体管；通路，所述通路穿透所述上基底并电连接到所述第一上互连结构；上接合焊盘，所述上接合焊盘位于所述上基底下方接合到所述下接合焊盘；以及中间连接结构，所述中间连接结构在所述上基底和所述下芯片结构之间电连接所述上接合焊盘和所述通路。

公开(公告)号：CN116896869A

公开(公告)日：2023-10-17

申请号：CN202310026104.9

申请日：2023-01-09

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  李基硕 ,  李明东 ,  金钟珉 ,  金熙中 ,  李志勋 ,  李泓濬

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：器件隔离图案，设置在基底上以提供第一有源部分和第二有源部分；第一存储节点垫，设置在第一有源部分上；第二存储节点垫，设置在第二有源部分上；垫分离图案，设置在第一存储节点垫与第二存储节点垫之间；字线，设置在基底中以与第一有源部分和第二有源部分交叉；位线，设置在垫分离图案上并与字线交叉；缓冲层，设置在垫分离图案上；以及掩模多晶硅图案，置于缓冲层与位线之间，其中，掩模多晶硅图案的侧表面与位线的侧表面基本对齐，并且掩模多晶硅图案与垫分离图案竖直地叠置。

公开(公告)号：CN115249708A

公开(公告)日：2022-10-28

申请号：CN202210200474.5

申请日：2022-03-01

Applicant: 三星电子株式会社

Inventor： 李泓濬 ,  柳璟善 ,  李东俊 ,  李进成

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件，包括在衬底上沿第一方向延伸的位线、与位线中两条相邻位线之间的衬底连接的下接触部、下接触部上的着接焊盘、以及围绕着接焊盘侧壁的绝缘结构，所述绝缘结构包括顶表面在比着接焊盘的顶表面低的水平处的第一绝缘图案和在第一绝缘图案的顶表面上的第二绝缘图案。