-
公开(公告)号：CN103021446A
公开(公告)日：2013-04-03
申请号：CN201210357106.8
申请日：2012-09-21
Applicant: 三星电子株式会社
CPC classification number: G11C7/1057 , G11C7/1084 , H03K19/0005
Abstract: 本发明涉及操作存储器件的方法及执行该方法的装置。根据示范性实施例，一种用于操作存储器件的方法包括：通过片上终端（ODT）引脚接收ODT信号；以及根据ODT信号，发出命令或者控制ODT电路。
-
-
公开(公告)号：CN102290404A
公开(公告)日：2011-12-21
申请号：CN201110155667.5
申请日：2011-06-10
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/48 , H01L21/98 , G06K19/077
CPC classification number: H01L25/0657 , H01L24/16 , H01L24/94 , H01L25/50 , H01L2224/0557 , H01L2224/06131 , H01L2224/06135 , H01L2225/06541 , H01L2924/00014 , H01L2924/0002 , H01L2924/01004 , H01L2924/01006 , H01L2924/01033 , H01L2924/01047 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15311 , H01L2924/30105 , H01L2224/05552
Abstract: 一种半导体芯片封装，包括基板、放置在基板上的第一层以及放置在第一层上并基本上类似于第一层的第二层。第一层具有第一输入/输出(I/O)电路、延伸通过第一载体主体并连接至第一输入/输出(I/O)电路的第一贯穿过孔以及与第一I/O电路不连接的第二贯穿过孔。第二层包括第二I/O电路、连接至第二I/O电路的第三贯穿过孔以及延与第二I/O电路不连接的第四贯穿过孔。第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔。可以通过堆叠层，改变第二层相对于第一层的取向以确保第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔，来制造封装。
-
公开(公告)号：CN120035151A
公开(公告)日：2025-05-23
申请号：CN202411137745.2
申请日：2024-08-19
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L25/065 , H01L23/538 , H01L23/485 , H01L23/498
Abstract: 一种半导体封装件，包括：多个第一半导体芯片，多个第一半导体芯片沿垂直方向顺序地堆叠，并且经由多个第一贯通电极彼此连接，多个第一半导体芯片中的每个第一半导体芯片在水平方向上具有第一宽度；第二半导体芯片，第二半导体芯片位于多个第一半导体芯片下方，并且经由多个第二贯通电极连接到多个第一半导体芯片，第二半导体芯片在水平方向上具有第二宽度，第二宽度大于第一宽度；再分布层，再分布层位于第二半导体芯片下方，再分布层在水平方向上具有第三宽度，第三宽度基本上等于第二宽度；以及多个第一连接凸块，多个第一连接凸块位于第二半导体芯片与再分布层之间。
-
公开(公告)号：CN118152309A
公开(公告)日：2024-06-07
申请号：CN202311672551.8
申请日：2023-12-07
Applicant: 三星电子株式会社
Abstract: 一种存储器设备和系统，包括多个物理接口。存储器设备包括缓冲裸片和存储器裸片堆叠，缓冲裸片包括被配置为与外部设备通信的第一接口电路和第二接口电路，存储器裸片堆栈安装在缓冲裸片上并且包括多个堆叠的存储器裸片。多个存储器裸片电连接到第一接口电路和第二接口电路，第一接口电路被配置为响应于第一选择信号而激活，并且第二接口电路被配置为响应于第二选择信号而激活。从存储器设备外部的存储器控制器接收第一选择信号和第二选择信号。
-
Patent Agency Ranking
-
公开(公告)号：CN118159037A
公开(公告)日：2024-06-07
申请号：CN202311156846.X
申请日：2023-09-08
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L27/088
Abstract: 公开了一种存储器件，其包括：基础管芯，其包括一对第二管芯和位于所述一对第二管芯之间的第一管芯；以及存储堆叠，其包括在垂直方向上顺序堆叠在基础管芯上的存储管芯。第一管芯电连接到存储堆叠，并且第一管芯包括逻辑晶体管，该逻辑晶体管包括三维结构的沟道。
-
公开(公告)号：CN118076117A
公开(公告)日：2024-05-24
申请号：CN202311196433.4
申请日：2023-09-15
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器设备和包括该存储器设备的系统设备。存储器设备包括：基底管芯，包括被配置为接收数据信号的数据信号凸块；第一存储器堆叠，包括顺序堆叠在基底管芯上的第一存储器管芯；以及第二存储器堆叠，包括顺序堆叠在基底管芯上并且在平行于基底管芯的上表面的方向上与第一存储器堆叠间隔开的第二存储器管芯。基底管芯被配置为基于选择信号来选择性地向第一存储器堆叠或第二存储器堆叠之一提供通过数据信号凸块接收的数据信号。
-
公开(公告)号：CN102270504B
公开(公告)日：2016-08-31
申请号：CN201110141841.0
申请日：2011-05-30
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C29/702 , G11C7/10 , H01L22/22 , H01L25/0657 , H01L25/18 , H01L2224/16 , H01L2225/06541
Abstract: 根据本发明构思的一种堆叠半导体存储器件可以包括：多个存储器芯片，堆叠在处理器芯片之上；多个TSV；以及I/O缓冲器。TSV可以穿过存储器芯片并且连接到处理器芯片。I/O缓冲器可以耦接在全部或部分存储器芯片与TSV之间，并且可以基于TSV的缺陷状态选择性地激活。
-
公开(公告)号：CN102270504A
公开(公告)日：2011-12-07
申请号：CN201110141841.0
申请日：2011-05-30
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C29/702 , G11C7/10 , H01L22/22 , H01L25/0657 , H01L25/18 , H01L2224/16 , H01L2225/06541
Abstract: 根据本发明构思的一种堆叠半导体存储器件可以包括：多个存储器芯片，堆叠在处理器芯片之上；多个TSV；以及I/O缓冲器。TSV可以穿过存储器芯片并且连接到处理器芯片。I/O缓冲器可以耦接在全部或部分存储器芯片与TSV之间，并且可以基于TSV的缺陷状态选择性地激活。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
