-
公开(公告)号：CN1691512B
公开(公告)日：2010-12-01
申请号：CN200510079213.9
申请日：2005-04-11
Applicant: 三星电子株式会社
Inventor： 孙宁洙
CPC classification number: H03L7/0891 , H03L7/0893 , H03L7/093
Abstract: 一种半导体装置包括一种具有提高回路稳定和快速锁定速率的自适应锁相环。在一个实施例中，以无需用于环路稳定的附加第二电荷泵的方式来实现，因此本发明的结果使锁相环消耗较少的芯片面积。在另一个实施例中，通过应用复合的电荷泵来提高总的锁定响应时间，这个可以通过常规的实施例得到。
-
公开(公告)号：CN110534140B
公开(公告)日：2023-08-29
申请号：CN201910339068.5
申请日：2019-04-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了一种存储器装置、存储器系统和存储器装置的操作方法。一种存储器装置包括：驱动器，驱动与外部装置连接的数据线；内部ZQ管理器，产生内部ZQ开始信号；选择器，基于ZQ模式选择内部ZQ开始信号和来自外部装置的ZQ开始命令中的一个；ZQ校准引擎，通过响应于选择器的选择结果执行ZQ校准来产生ZQ码；以及ZQ码寄存器，响应于来自外部装置的ZQ锁存命令将ZQ码加载到驱动器上。
-
公开(公告)号：CN116364146A
公开(公告)日：2023-06-30
申请号：CN202211104262.3
申请日：2022-09-09
Applicant: 三星电子株式会社
IPC: G11C11/4076 , G11C11/409
Abstract: 提供了存储器模块、存储器系统和操作存储器系统的方法。所述存储器模块包括：多个数据芯片，所述多个数据芯片中的每个被配置为：存储与多个突发长度对应的数据集；和至少一个行锤击计数器芯片，包括计数器存储器单元，计数器存储器单元中的每个连接到用于所述多个数据芯片中的每个的多条字线之中的字线，其中，所述至少一个行锤击计数器芯片被配置为：在连接到所述字线的计数器存储器单元中的每个中存储在行锤击监视时间帧期间针对所述多个数据芯片中的每个访问所述字线的次数。
-
公开(公告)号：CN102468921A
公开(公告)日：2012-05-23
申请号：CN201110349465.4
申请日：2011-11-08
Applicant: 三星电子株式会社
IPC: H04L1/00
CPC classification number: H03M13/09 , H04L1/0061
Abstract: 一种用于发送第一数据的数据处理装置，包括：数据产生器，被配置为提供第一数据；循环冗余校验(CRC)产生器，被配置为产生具有至少一位的CRC信息，所述至少一位的二进制值响应于翻转信息而改变；和数据发送器，被配置为将该CRC信息和第一数据组合为组合数据，并且串行地输出该组合数据。一种用于发送第一数据的数据处理方法，包括步骤：产生第一数据；产生具有至少一个位的CRC信息，所述CRC信息的二进制值响应于翻转信息而改变；和通过将该产生的CRC信息和第一数据组合为组合数据来产生组合数据，并且串行地输出该组合数据。
-
公开(公告)号：CN113852367A
公开(公告)日：2021-12-28
申请号：CN202110397521.5
申请日：2021-04-13
Applicant: 三星电子株式会社
IPC: H03K19/0185
Abstract: 一种用于消除共模偏移和串扰的接收器，该接收器放大输入信号和参考电压之间的电压差以生成第一输出信号和第二输出信号以及内部信号，生成与第一输出信号和第二输出信号相同的第三输出信号和第四输出信号，使用第一开关元件和第二开关元件以及低通滤波器来生成第三输出信号和第四输出信号的平均电压电平，以将平均电压电平作为第一反馈信号和第二反馈信号输出，并基于第一反馈信号和第二反馈信号之间的电压差来消除第一输出信号与第二输出信号之间的共模偏移，并通过接通/关断连接到低通过滤器的第一开关元件和第二开关元件来生成控制信号以消除内部信号的串扰。
-
Patent Agency Ranking
公开(公告)号：CN102290404A
公开(公告)日：2011-12-21
申请号：CN201110155667.5
申请日：2011-06-10
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/48 , H01L21/98 , G06K19/077
CPC classification number: H01L25/0657 , H01L24/16 , H01L24/94 , H01L25/50 , H01L2224/0557 , H01L2224/06131 , H01L2224/06135 , H01L2225/06541 , H01L2924/00014 , H01L2924/0002 , H01L2924/01004 , H01L2924/01006 , H01L2924/01033 , H01L2924/01047 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15311 , H01L2924/30105 , H01L2224/05552
Abstract: 一种半导体芯片封装，包括基板、放置在基板上的第一层以及放置在第一层上并基本上类似于第一层的第二层。第一层具有第一输入/输出(I/O)电路、延伸通过第一载体主体并连接至第一输入/输出(I/O)电路的第一贯穿过孔以及与第一I/O电路不连接的第二贯穿过孔。第二层包括第二I/O电路、连接至第二I/O电路的第三贯穿过孔以及延与第二I/O电路不连接的第四贯穿过孔。第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔。可以通过堆叠层，改变第二层相对于第一层的取向以确保第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔，来制造封装。
-
公开(公告)号：CN1691512A
公开(公告)日：2005-11-02
申请号：CN200510079213.9
申请日：2005-04-11
Applicant: 三星电子株式会社
Inventor： 孙宁洙
CPC classification number: H03L7/0891 , H03L7/0893 , H03L7/093
Abstract: 一种半导体装置包括一种具有提高回路稳定和快速锁定速率的自适应锁相环。在一个实施例中，以无需用于环路稳定的附加第二电荷泵的方式来实现，因此本发明的结果使锁相环消耗较少的芯片面积。在另一个实施例中，通过应用复合的电荷泵来提高总的锁定响应时间，这个可以通过常规的实施例得到。
-
公开(公告)号：CN103632729B
公开(公告)日：2018-05-29
申请号：CN201310375803.0
申请日：2013-08-26
Applicant: 三星电子株式会社
IPC: G11C29/24
Abstract: 在一个实施例中，存储器件包括存储单元阵列，所述存储单元阵列至少具有第一存储单元组、第二存储单元组和冗余存储单元组。第一存储单元组包括与第一数据线相关联的多个第一存储单元，第二存储单元组包括与第二数据线相关联的多个第二存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元。数据线选择电路配置为提供第一数据线、第二数据线和冗余数据线之一与输入／输出节点之间的数据路径。
-
公开(公告)号：CN102467950B
公开(公告)日：2016-01-20
申请号：CN201110351449.9
申请日：2011-11-08
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C7/1057 , G11C5/063
Abstract: 本发明提供一种伪开漏型输出驱动器、半导体存储器装置及其控制方法。该半导体存储器装置包括：存储器单元阵列；输出驱动器，其具有伪开漏(POD)结构，且其以去加重模式从存储器单元阵列提供读取数据；以及控制逻辑，其响应于读取命令控制输出驱动器以激活去加重模式。控制逻辑仅在其中读取数据通过输出驱动器输出的输出时段期间激活去加重模式。
-
公开(公告)号：CN102467950A
公开(公告)日：2012-05-23
申请号：CN201110351449.9
申请日：2011-11-08
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C7/1057 , G11C5/063
Abstract: 本发明提供一种伪开漏型输出驱动器、半导体存储器装置及其控制方法。该半导体存储器装置包括：存储器单元阵列；输出驱动器，其具有伪开漏(POD)结构，且其以去加重模式从存储器单元阵列提供读取数据；以及控制逻辑，其响应于读取命令控制输出驱动器以激活去加重模式。控制逻辑仅在其中读取数据通过输出驱动器输出的输出时段期间激活去加重模式。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
