存储模块以及存储控制器的纠错方法

    公开(公告)号:CN112540867B

    公开(公告)日:2024-06-28

    申请号:CN202010796384.8

    申请日:2020-08-10

    Abstract: 提供一种存储模块以及存储控制器的纠错方法。所述存储模块包括:第一存储芯片,均具有第一输入/输出宽度并且被配置为存储数据;第二存储芯片,具有第二输入/输出宽度并且被配置为存储用于纠正所述数据中的错误的纠错码;以及驱动器电路,被配置为从存储控制器接收时钟信号、命令和地址,并向所述第一存储芯片和所述第二存储芯片发送所述时钟信号、所述命令和所述地址。每个所述第一存储芯片的地址深度不同于所述第二存储芯片的地址深度。

    存储器控制器以及包括该存储器控制器的存储器系统

    公开(公告)号:CN112749040A

    公开(公告)日:2021-05-04

    申请号:CN202010817449.2

    申请日:2020-08-14

    Abstract: 本公开公开了一种被配置为控制存储器模块的存储器控制器,所述存储器模块包括多个存储器设备,所述多个存储器设备构成第一通道和第二通道,存储器控制器包括纠错码(ECC)引擎以及被配置为控制所述ECC引擎的控制电路。所述ECC引擎被配置为通过基于包括映射信息的设备信息根据经由所述多个存储器设备中的每一个的多个输入/输出焊盘接收的预定数量的数据比特自适应地构造多个符号中的每一个来生成包括所述多个符号的码字,并且将所述码字发送到所述存储器模块。所述映射信息指示所述多个输入/输出焊盘中的每一个是被映射到所述多个符号中的同一符号还是所述多个符号中的不同符号。所述多个符号中的每一个对应于所述ECC引擎的纠错单位。

    存储器模块、存储器系统和操作存储器系统的方法

    公开(公告)号:CN116364146A

    公开(公告)日:2023-06-30

    申请号:CN202211104262.3

    申请日:2022-09-09

    Inventor: 金泽耘 孙宁洙

    Abstract: 提供了存储器模块、存储器系统和操作存储器系统的方法。所述存储器模块包括:多个数据芯片,所述多个数据芯片中的每个被配置为:存储与多个突发长度对应的数据集;和至少一个行锤击计数器芯片,包括计数器存储器单元,计数器存储器单元中的每个连接到用于所述多个数据芯片中的每个的多条字线之中的字线,其中,所述至少一个行锤击计数器芯片被配置为:在连接到所述字线的计数器存储器单元中的每个中存储在行锤击监视时间帧期间针对所述多个数据芯片中的每个访问所述字线的次数。

    存储装置、存储系统和操作存储装置的方法

    公开(公告)号:CN114840451A

    公开(公告)日:2022-08-02

    申请号:CN202210082092.7

    申请日:2022-01-24

    Inventor: 金泽耘 崔璋石

    Abstract: 提供了存储装置、存储系统和操作存储装置的方法。所述操作存储装置的方法包括:接收刷新命令;对存储体存储阵列的目标行执行刷新操作;以及在限定由所述存储装置执行的刷新操作的刷新操作周期期间,向存储控制器提供相对于所述目标行的相邻行的状态信息。

    具有降低的ECC开销的存储器模块和存储器系统

    公开(公告)号:CN113096718A

    公开(公告)日:2021-07-09

    申请号:CN202011374809.2

    申请日:2020-11-30

    Abstract: 一种存储器系统包括存储器模块和存储器控制器。存储器模块包括存储数据并被指派给生成第一码字的第一子通道或生成第二码字的第二子通道的数据芯片,其中第一码字和第二码字用于填充单个高速缓存行。存储器控制器在检测到数据芯片中的硬故障数据芯片时,将数据从硬故障数据芯片复制到ECC芯片,释放硬故障数据芯片和对应I/O之间的映射,并定义ECC芯片和对应I/O引脚之间的新的映射。

    存储模块以及存储控制器的纠错方法

    公开(公告)号:CN112540867A

    公开(公告)日:2021-03-23

    申请号:CN202010796384.8

    申请日:2020-08-10

    Abstract: 提供一种存储模块以及存储控制器的纠错方法。所述存储模块包括:第一存储芯片,均具有第一输入/输出宽度并且被配置为存储数据;第二存储芯片,具有第二输入/输出宽度并且被配置为存储用于纠正所述数据中的错误的纠错码;以及驱动器电路,被配置为从存储控制器接收时钟信号、命令和地址,并向所述第一存储芯片和所述第二存储芯片发送所述时钟信号、所述命令和所述地址。每个所述第一存储芯片的地址深度不同于所述第二存储芯片的地址深度。

Patent Agency Ranking