公开(公告)号：CN103021446A

公开(公告)日：2013-04-03

申请号：CN201210357106.8

申请日：2012-09-21

Applicant: 三星电子株式会社

Inventor： 宋仁达 ,  崔桢焕 ,  梁润硕

IPC: G11C7/10 ,  G11C7/12

CPC classification number: G11C7/1057 ,  G11C7/1084 ,  H03K19/0005

Abstract: 本发明涉及操作存储器件的方法及执行该方法的装置。根据示范性实施例，一种用于操作存储器件的方法包括：通过片上终端（ODT）引脚接收ODT信号；以及根据ODT信号，发出命令或者控制ODT电路。

公开(公告)号：CN108231102B

公开(公告)日：2023-02-28

申请号：CN201711384985.2

申请日：2017-12-20

Applicant: 三星电子株式会社

Inventor： 全成桓 ,  河庆洙 ,  许珍锡 ,  宋仁达 ,  崔桢焕

IPC: G11C7/10

Abstract: 一种半导体存储器装置的数据对齐电路及其对齐数据的方法。数据对齐电路包括：数据采样电路，被配置成接收数据序列及内部数据选通信号，其中所述数据采样电路基于所述内部数据选通信号对所述数据序列进行采样以产生第一数据序列及第二数据序列；分频电路，被配置成接收时钟信号及所述内部数据选通信号，对所述时钟信号进行分频以生成经分频时钟信号并通过基于所述内部数据选通信号对所述经分频时钟信号进行采样来输出对齐控制信号；以及数据对齐区块，被配置成接收所述第一数据序列及所述第二数据序列、以及所述对齐控制信号，并将所述第一数据序列及所述第二数据序列并行地对齐以输出内部数据。

公开(公告)号：CN111756341B

公开(公告)日：2024-03-08

申请号：CN201911099539.6

申请日：2019-11-12

Applicant: 三星电子株式会社

Inventor： 洪承焕 ,  成侑昶 ,  金旺洙 ,  宋仁达

IPC: H03F3/45 ,  H03F1/26 ,  H03F1/32

公开(公告)号：CN111756341A

公开(公告)日：2020-10-09

申请号：CN201911099539.6

申请日：2019-11-12

Applicant: 三星电子株式会社

Inventor： 洪承焕 ,  成侑昶 ,  金旺洙 ,  宋仁达

IPC: H03F3/45 ,  H03F1/26 ,  H03F1/32

Abstract: 提供接收器。所述接收器包括：放大器，接收传输信号并放大传输信号与参考信号之间的第一电压差，以在第一节点和第二节点生成第一输出信号和第二输出信号。提供均衡器，所述均衡器连接到第一节点和第二节点并接收传输信号。均衡器基于传输信号的平均电压电平与参考信号之间的第二电压差来补偿第一输出信号与第二输出信号之间的共模偏移。

公开(公告)号：CN108231102A

公开(公告)日：2018-06-29

申请号：CN201711384985.2

申请日：2017-12-20

Applicant: 三星电子株式会社

Inventor： 全成桓 ,  河庆洙 ,  许珍锡 ,  宋仁达 ,  崔桢焕

IPC: G11C7/10

CPC classification number: G11C11/4023 ,  G11C7/1012 ,  G11C7/1087 ,  G11C7/1093 ,  G11C7/222 ,  G11C11/2293 ,  G11C11/4093 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1078

Abstract: 一种半导体存储器装置的数据对齐电路及其对齐数据的方法。数据对齐电路包括：数据采样电路，被配置成接收数据序列及内部数据选通信号，其中所述数据采样电路基于所述内部数据选通信号对所述数据序列进行采样以产生第一数据序列及第二数据序列；分频电路，被配置成接收时钟信号及所述内部数据选通信号，对所述时钟信号进行分频以生成经分频时钟信号并通过基于所述内部数据选通信号对所述经分频时钟信号进行采样来输出对齐控制信号；以及数据对齐区块，被配置成接收所述第一数据序列及所述第二数据序列、以及所述对齐控制信号，并将所述第一数据序列及所述第二数据序列并行地对齐以输出内部数据。