-
公开(公告)号：CN110176263A
公开(公告)日：2019-08-27
申请号：CN201811318563.X
申请日：2018-11-07
Applicant: 三星电子株式会社
IPC: G11C11/4096
Abstract: 本公开涉及基于外部电压确定操作模式的存储器装置以及操作该存储器装置的方法。该存储器装置包括：单元阵列，所述单元阵列包括多个存储单元；模式选择器，所述模式选择器检测外部提供的至少一个电压信号的电平，并根据检测所述至少一个电压信号的所述电平的结果，选择与多个标准对应的多个操作模式中的任何一个。所述存储器装置还包括模式控制器，所述模式控制器响应于来自所述模式选择器的模式选择信号，输出设置信息，所述设置信息用于设置所述存储器装置来经由根据所述多个标准中的选定标准的接口与存储器控制器通信；以及校准电路，所述校准电路根据所述设置信息，生成用于控制所述存储器装置中的电路块的控制码。
-
公开(公告)号：CN110060715B
公开(公告)日：2024-05-10
申请号：CN201811329362.X
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。
-
公开(公告)号：CN109920456B
公开(公告)日：2024-05-28
申请号：CN201811250027.0
申请日：2018-10-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了存储器模块、存储器系统和操作存储器模块的方法。一种存储器模块包括与同一模块板相关联的多个半导体存储器装置。所述多个半导体存储器装置被配置为同时执行训练操作，所述多个半导体存储器装置包括：接收接口电路，被配置为：基于来自存储器控制器的训练模式，执行训练操作来搜索均衡器的所选择的系数；响应于来自存储器控制器的训练命令，在训练状态下将训练信息信号发送到存储器控制器，训练信息信号包括所选择的均衡系数。
-
公开(公告)号：CN110176263B
公开(公告)日：2024-05-10
申请号：CN201811318563.X
申请日：2018-11-07
Applicant: 三星电子株式会社
IPC: G11C11/4096
Abstract: 本公开涉及基于外部电压确定操作模式的存储器装置以及操作该存储器装置的方法。该存储器装置包括：单元阵列，所述单元阵列包括多个存储单元；模式选择器，所述模式选择器检测外部提供的至少一个电压信号的电平，并根据检测所述至少一个电压信号的所述电平的结果，选择与多个标准对应的多个操作模式中的任何一个。所述存储器装置还包括模式控制器，所述模式控制器响应于来自所述模式选择器的模式选择信号，输出设置信息，所述设置信息用于设置所述存储器装置来经由根据所述多个标准中的选定标准的接口与存储器控制器通信；以及校准电路，所述校准电路根据所述设置信息，生成用于控制所述存储器装置中的电路块的控制码。
-
Patent Agency Ranking
公开(公告)号：CN108231102B
公开(公告)日：2023-02-28
申请号：CN201711384985.2
申请日：2017-12-20
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种半导体存储器装置的数据对齐电路及其对齐数据的方法。数据对齐电路包括：数据采样电路，被配置成接收数据序列及内部数据选通信号，其中所述数据采样电路基于所述内部数据选通信号对所述数据序列进行采样以产生第一数据序列及第二数据序列；分频电路，被配置成接收时钟信号及所述内部数据选通信号，对所述时钟信号进行分频以生成经分频时钟信号并通过基于所述内部数据选通信号对所述经分频时钟信号进行采样来输出对齐控制信号；以及数据对齐区块，被配置成接收所述第一数据序列及所述第二数据序列、以及所述对齐控制信号，并将所述第一数据序列及所述第二数据序列并行地对齐以输出内部数据。
-
公开(公告)号：CN109920456A
公开(公告)日：2019-06-21
申请号：CN201811250027.0
申请日：2018-10-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了存储器模块、存储器系统和操作存储器模块的方法。一种存储器模块包括与同一模块板相关联的多个半导体存储器装置。所述多个半导体存储器装置被配置为同时执行训练操作，所述多个半导体存储器装置包括：接收接口电路，被配置为：基于来自存储器控制器的训练模式，执行训练操作来搜索均衡器的所选择的系数；响应于来自存储器控制器的训练命令，在训练状态下将训练信息信号发送到存储器控制器，训练信息信号包括所选择的均衡系数。
-
公开(公告)号：CN116436456A
公开(公告)日：2023-07-14
申请号：CN202211598024.2
申请日：2022-12-12
Applicant: 三星电子株式会社
Abstract: 公开了一种分频器，其包括分频核心电路，该分频核心电路包括多个晶体管并且被配置为基于时钟信号和反相时钟信号生成至少一个划分时钟信号，控制器，被配置为基于时钟频率信息生成体偏置控制信号，以及自适应体偏置(ABB)生成器，其被配置为基于体偏置控制信号生成至少一个体偏置，并且被配置为将至少一个体偏置施加到多个晶体管中的一个或多个的体。
-
公开(公告)号：CN110060715A
公开(公告)日：2019-07-26
申请号：CN201811329362.X
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。
-
公开(公告)号：CN108231102A
公开(公告)日：2018-06-29
申请号：CN201711384985.2
申请日：2017-12-20
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C11/4023 , G11C7/1012 , G11C7/1087 , G11C7/1093 , G11C7/222 , G11C11/2293 , G11C11/4093 , G11C7/1051 , G11C7/106 , G11C7/1078
Abstract: 一种半导体存储器装置的数据对齐电路及其对齐数据的方法。数据对齐电路包括：数据采样电路，被配置成接收数据序列及内部数据选通信号，其中所述数据采样电路基于所述内部数据选通信号对所述数据序列进行采样以产生第一数据序列及第二数据序列；分频电路，被配置成接收时钟信号及所述内部数据选通信号，对所述时钟信号进行分频以生成经分频时钟信号并通过基于所述内部数据选通信号对所述经分频时钟信号进行采样来输出对齐控制信号；以及数据对齐区块，被配置成接收所述第一数据序列及所述第二数据序列、以及所述对齐控制信号，并将所述第一数据序列及所述第二数据序列并行地对齐以输出内部数据。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.034 seconds)
