-
公开(公告)号：CN111061648B
公开(公告)日：2025-01-14
申请号：CN201910664343.0
申请日：2019-07-23
Applicant: 三星电子株式会社
Abstract: 提供存储模块、存储系统和操作存储模块的方法。该存储模块包括安装在电路板上的半导体存储设备和安装在所述电路板上的控制设备。所述控制设备从外部设备接收命令、地址和时钟信号，并将所述命令、所述地址和所述时钟信号提供给所述半导体存储设备。所述控制设备在正常操作期间在隐藏训练模式下，通过将第一命令/地址和第一时钟信号发送到所述半导体存储设备中的至少一个半导体存储设备，并从所述至少一个半导体存储设备接收响应于所述第一命令/地址和所述第一时钟信号的第二命令/地址和第二时钟信号，对所述至少一个半导体存储设备执行命令/地址训练。
-
公开(公告)号：CN116094879A
公开(公告)日：2023-05-09
申请号：CN202211390038.5
申请日：2022-11-08
Applicant: 三星电子株式会社
Abstract: 提供了一种包括接收电路的存储器装置。该存储器装置的接收电路包括：第一路径，其接收信号并将接收信号直接输出作为当前时钟信号中的第一校正信号；第二路径，其保持或跟踪接收信号并输出当前时钟信号中的第二校正信号，其中保持先前时钟信号中的第二校正信号；求和电路，其对第一校正信号和第二校正信号求和并输出求和的接收信号；以及判决反馈均衡器，将求和的接收信号与参考信号进行比较以确定均衡数据并在当前时钟信号中输出均衡数据。
-
公开(公告)号：CN109920456B
公开(公告)日：2024-05-28
申请号：CN201811250027.0
申请日：2018-10-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了存储器模块、存储器系统和操作存储器模块的方法。一种存储器模块包括与同一模块板相关联的多个半导体存储器装置。所述多个半导体存储器装置被配置为同时执行训练操作，所述多个半导体存储器装置包括：接收接口电路，被配置为：基于来自存储器控制器的训练模式，执行训练操作来搜索均衡器的所选择的系数；响应于来自存储器控制器的训练命令，在训练状态下将训练信息信号发送到存储器控制器，训练信息信号包括所选择的均衡系数。
-
公开(公告)号：CN109920456A
公开(公告)日：2019-06-21
申请号：CN201811250027.0
申请日：2018-10-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了存储器模块、存储器系统和操作存储器模块的方法。一种存储器模块包括与同一模块板相关联的多个半导体存储器装置。所述多个半导体存储器装置被配置为同时执行训练操作，所述多个半导体存储器装置包括：接收接口电路，被配置为：基于来自存储器控制器的训练模式，执行训练操作来搜索均衡器的所选择的系数；响应于来自存储器控制器的训练命令，在训练状态下将训练信息信号发送到存储器控制器，训练信息信号包括所选择的均衡系数。
-
公开(公告)号：CN109754829A
公开(公告)日：2019-05-14
申请号：CN201811312999.8
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: H03K5/13 , H03K2005/00019 , H04B1/04
Abstract: 电子电路可以包括驱动器，延迟电路，强度控制电路和加法器电路。驱动器可以基于第一信号生成第二信号。延迟电路可以将第一信号延迟与参考时间一样多，以生成第三信号。强度控制电路可以调整第三信号的幅度以生成第四信号。加法器电路可以将第二信号和第四信号相加以生成第五信号。在基于参考时间确定的第一时间间隔中，第五信号的幅度可以大于第二信号的幅度。在不与第一时间间隔重叠的第二时间间隔中，第五信号的幅度可以小于第二信号的幅度。在第二时间间隔中，第五信号的幅度可以小于第一信号的幅度。
-
Patent Agency Ranking
公开(公告)号：CN119920275A
公开(公告)日：2025-05-02
申请号：CN202410673777.8
申请日：2024-05-28
Applicant: 三星电子株式会社
IPC: G11C5/14 , G11C11/401 , G11C7/06
Abstract: 本公开提供了存储装置和存储系统。所述存储装置包括：参考电压发生器，所述参考电压发生器被配置为生成参考电压；以及数据输入/输出(I/O)缓冲器，所述数据I/O缓冲器被配置为接收具有第一相位的数据信号，生成具有与所述第一相位相反的第二相位的相位控制信号，以及基于所述数据信号、所述相位控制信号和所述参考电压来生成输出信号。
-
公开(公告)号：CN110060715B
公开(公告)日：2024-05-10
申请号：CN201811329362.X
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。
-
公开(公告)号：CN109754829B
公开(公告)日：2023-10-13
申请号：CN201811312999.8
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 电子电路可以包括驱动器，延迟电路，强度控制电路和加法器电路。驱动器可以基于第一信号生成第二信号。延迟电路可以将第一信号延迟与参考时间一样多，以生成第三信号。强度控制电路可以调整第三信号的幅度以生成第四信号。加法器电路可以将第二信号和第四信号相加以生成第五信号。在基于参考时间确定的第一时间间隔中，第五信号的幅度可以大于第二信号的幅度。在不与第一时间间隔重叠的第二时间间隔中，第五信号的幅度可以小于第二信号的幅度。在第二时间间隔中，第五信号的幅度可以小于第一信号的幅度。
-
公开(公告)号：CN112863563A
公开(公告)日：2021-05-28
申请号：CN202011262220.3
申请日：2020-11-12
Applicant: 三星电子株式会社
Abstract: 一种存储器模块的存储器设备包括：通过被不同于所述存储器模块的所述存储器设备的存储器设备共享的总线接收命令/地址(CA)信号的CA缓冲器，以及识别所述总线上的所述存储器设备的位置信息的校准逻辑电路。存储器设备辨识其在存储器模块中的总线上的自身位置以执行自校准，因此，即使在取决于存储器模块中的位置而变化的操作条件下，存储器设备也可以适当地操作。
-
公开(公告)号：CN117727348A
公开(公告)日：2024-03-19
申请号：CN202310916897.1
申请日：2023-07-24
Applicant: 三星电子株式会社
IPC: G11C11/4072 , G11C11/4076 , G11C11/408 , G11C11/409
Abstract: 提供了一种前导码检测电路、其操作方法和存储器装置。所述前导码检测电路包括：比较电路，被配置为将数据选通信号的电平与参考电压的电平进行比较并且输出比较信号；以及重置信号生成电路，被配置为基于比较信号输出具有与数据选通信号的前导码时段对应的脉冲宽度的重置信号。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.02 seconds)
