-
公开(公告)号：CN113140237A
公开(公告)日：2021-07-20
申请号：CN202011072068.2
申请日：2020-10-09
Applicant: 三星电子株式会社
IPC: G11C5/14 , H03K19/0185
Abstract: 公开了包括电平移位器的电子装置。所述电平移位器包括电平移位电路、第一调整电路和第二调整电路。电平移位电路基于第一节点的电压电平确定是否将第一电流从电源电压线输出到输出节点，并且基于第二节点的电压电平确定是否将第二电流从电源电压线输出到第三节点。第一调整电路在具有第一电压电平的时钟信号被接收时阻止将第三电流从第三节点输出到第一节点。第二调整电路在到具有第一电压电平的时钟信号被接收时将第四电流从第一节点输出到地电压线。
-
公开(公告)号：CN109767795B
公开(公告)日：2024-05-03
申请号：CN201811338678.5
申请日：2018-11-12
Applicant: 三星电子株式会社
IPC: G11C7/22 , G11C11/4076
Abstract: 一种存储器装置和用于潜伏控制的操作方法，其中，在初始化模式下，划分具有第一频率的源时钟信号，以提供用作延迟锁相环电路的输入的分频时钟信号，分频时钟信号具有小于第一频率的第二频率。可执行锁定操作，以将分频时钟信号与反馈时钟信号对齐，其中通过经延迟锁相环电路延迟分频时钟信号来产生反馈时钟信号。在完成锁定操作之后，测量延迟锁相环电路的环路延迟。通过在初始化模式下利用分频时钟信号测量环路延迟来有效地执行潜伏控制。
-
公开(公告)号：CN109903794A
公开(公告)日：2019-06-18
申请号：CN201811463902.3
申请日：2018-12-03
Applicant: 三星电子株式会社
Abstract: 提供了包括延迟锁定环的存储装置及该存储装置的操作方法。该存储装置包括：延迟锁定环，所述延迟锁定环生成用于在作为正常操作模式的第一操作模式下延迟参考时钟的第一代码，生成用于在作为刷新模式的第二操作模式下延迟参考时钟的第二代码，以及依据第一操作模式和第二操作模式中的一个，响应于第一代码和第二代码中的一个来延迟参考时钟；以及数据输出电路，所述数据输出电路使用经延迟的参考时钟来输出数据选通信号(DQS)。
-
公开(公告)号：CN117059139A
公开(公告)日：2023-11-14
申请号：CN202310320171.1
申请日：2023-03-28
Applicant: 三星电子株式会社
Abstract: 提供存储器装置和串行化器。所述存储器装置包括：串行化器，被配置为将与相对于彼此异相的相应的多个时钟信号同步的多位并行读取数据转换为读取数据的串行流。该转换使用布尔逻辑电路被执行，布尔逻辑电路被配置为在其相应的输入处接收所述多位并行读取数据中的每一位和所述多个异相时钟信号中的每个。
-
公开(公告)号：CN109754829B
公开(公告)日：2023-10-13
申请号：CN201811312999.8
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 电子电路可以包括驱动器，延迟电路，强度控制电路和加法器电路。驱动器可以基于第一信号生成第二信号。延迟电路可以将第一信号延迟与参考时间一样多，以生成第三信号。强度控制电路可以调整第三信号的幅度以生成第四信号。加法器电路可以将第二信号和第四信号相加以生成第五信号。在基于参考时间确定的第一时间间隔中，第五信号的幅度可以大于第二信号的幅度。在不与第一时间间隔重叠的第二时间间隔中，第五信号的幅度可以小于第二信号的幅度。在第二时间间隔中，第五信号的幅度可以小于第一信号的幅度。
-
Patent Agency Ranking
公开(公告)号：CN112863563A
公开(公告)日：2021-05-28
申请号：CN202011262220.3
申请日：2020-11-12
Applicant: 三星电子株式会社
Abstract: 一种存储器模块的存储器设备包括：通过被不同于所述存储器模块的所述存储器设备的存储器设备共享的总线接收命令/地址(CA)信号的CA缓冲器，以及识别所述总线上的所述存储器设备的位置信息的校准逻辑电路。存储器设备辨识其在存储器模块中的总线上的自身位置以执行自校准，因此，即使在取决于存储器模块中的位置而变化的操作条件下，存储器设备也可以适当地操作。
-
公开(公告)号：CN107527650B
公开(公告)日：2021-03-12
申请号：CN201710303471.3
申请日：2017-05-02
Applicant: 三星电子株式会社
IPC: G11C11/4091
Abstract: 提供了校准端接电阻的半导体存储器装置及其端接电阻的校准方法。存储器装置包括第一片内端接电路、第二片内端接电路、电压发生器和代码生成器。第一片内端接电路可以对应于数据输入缓冲器。第二片内端接电路可以对应于命令/地址缓冲器。电压发生器可以产生参考电压。代码生成器可以响应于参考电压产生片内端接电路中所选择的一个片内端接电路的电阻校准代码。电阻校准代码可以校准所选择的片内端接电路的电阻值。
-
公开(公告)号：CN109801650A
公开(公告)日：2019-05-24
申请号：CN201811358046.5
申请日：2018-11-15
Applicant: 三星电子株式会社
Abstract: 存储器器件可以被配置为从存储器器件外部接收差分数据选通信号和外部数据信号，存储器器件可以包括控制电路，该控制电路被配置为提取差分数据选通信号的共模以生成共模信号，基于外部数据信号和共模信号生成内部数据信号，并基于差分数据选通信号生成内部数据选通信号，内部数据选通信号与锁存内部数据信号相关联。
-
公开(公告)号：CN109767795A
公开(公告)日：2019-05-17
申请号：CN201811338678.5
申请日：2018-11-12
Applicant: 三星电子株式会社
IPC: G11C7/22 , G11C11/4076
Abstract: 一种存储器装置和用于潜伏控制的操作方法，其中，在初始化模式下，划分具有第一频率的源时钟信号，以提供用作延迟锁相环电路的输入的分频时钟信号，分频时钟信号具有小于第一频率的第二频率。可执行锁定操作，以将分频时钟信号与反馈时钟信号对齐，其中通过经延迟锁相环电路延迟分频时钟信号来产生反馈时钟信号。在完成锁定操作之后，测量延迟锁相环电路的环路延迟。通过在初始化模式下利用分频时钟信号测量环路延迟来有效地执行潜伏控制。
-
公开(公告)号：CN109754829A
公开(公告)日：2019-05-14
申请号：CN201811312999.8
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: H03K5/13 , H03K2005/00019 , H04B1/04
Abstract: 电子电路可以包括驱动器，延迟电路，强度控制电路和加法器电路。驱动器可以基于第一信号生成第二信号。延迟电路可以将第一信号延迟与参考时间一样多，以生成第三信号。强度控制电路可以调整第三信号的幅度以生成第四信号。加法器电路可以将第二信号和第四信号相加以生成第五信号。在基于参考时间确定的第一时间间隔中，第五信号的幅度可以大于第二信号的幅度。在不与第一时间间隔重叠的第二时间间隔中，第五信号的幅度可以小于第二信号的幅度。在第二时间间隔中，第五信号的幅度可以小于第一信号的幅度。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.021 seconds)
