-
公开(公告)号：CN117917734A
公开(公告)日：2024-04-23
申请号：CN202311181606.5
申请日：2023-09-13
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4094
Abstract: 一种半导体器件，包括芯片选择信号触发器，被配置为：与第一传播时钟信号同步地锁存芯片选择信号，并且输出第一芯片选择使能信号，以及与具有与第一传播时钟信号的相位相反的相位的第二传播时钟信号同步地锁存芯片选择信号，并且输出第二芯片选择使能信号；以及时钟控制电路，被配置为基于时钟信号生成第一传播时钟信号和第二传播时钟信号，并且基于第一芯片选择使能信号的使能电平和第二芯片选择使能信号的使能电平，选择性地输出第一传播时钟信号和第二传播时钟信号之一。
-
公开(公告)号：CN102543941A
公开(公告)日：2012-07-04
申请号：CN201110447057.2
申请日：2011-12-28
Applicant: 三星电子株式会社
IPC: H01L23/52 , H01L25/065 , H01L27/105
CPC classification number: H01L23/5258 , G01K7/01 , G01K13/10 , H01L23/34 , H01L23/481 , H01L24/16 , H01L25/0657 , H01L2224/16145 , H01L2224/16225 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06589 , H01L2924/01019 , H01L2924/01055 , H01L2924/01068
Abstract: 公开了用于在多个半导体层之间稳定地传送信号的采用了堆叠结构的半导体器件、存储器件、系统和方法。所述器件包括至少第一半导体芯片和至少一个贯通衬底通路，该第一半导体芯片包括第一温度传感器电路，该第一温度传感器电路被配置成输出与第一半导体芯片相关的第一温度信息。
-
公开(公告)号：CN113140237A
公开(公告)日：2021-07-20
申请号：CN202011072068.2
申请日：2020-10-09
Applicant: 三星电子株式会社
IPC: G11C5/14 , H03K19/0185
Abstract: 公开了包括电平移位器的电子装置。所述电平移位器包括电平移位电路、第一调整电路和第二调整电路。电平移位电路基于第一节点的电压电平确定是否将第一电流从电源电压线输出到输出节点，并且基于第二节点的电压电平确定是否将第二电流从电源电压线输出到第三节点。第一调整电路在具有第一电压电平的时钟信号被接收时阻止将第三电流从第三节点输出到第一节点。第二调整电路在到具有第一电压电平的时钟信号被接收时将第四电流从第一节点输出到地电压线。
-
公开(公告)号：CN110322923A
公开(公告)日：2019-10-11
申请号：CN201910246502.5
申请日：2019-03-26
Applicant: 三星电子株式会社
IPC: G11C29/44
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。一种方法包括：将第一存储器块的第一列常规存储器单元中的第一常规存储器单元的地址替换为目标地址，所述目标地址是第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址；并且将第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址重新分配给所述至少一个冗余块中的第一冗余块的第一冗余存储器单元的地址。
-
公开(公告)号：CN109754830A
公开(公告)日：2019-05-14
申请号：CN201811285149.3
申请日：2018-10-31
Applicant: 三星电子株式会社
IPC: G11C7/12 , G11C7/18 , G11C11/4091 , G11C11/4097
Abstract: 公开了半导体存储器设备，包括：单元阵列，其包括第一行块和第二行块；位线感测放大器块，其感测存储在第一行块或第二行块中的数据；局部感测放大器，其锁存从位线感测放大器块传送的感测的数据；以及开关，其响应于选择信号将局部感测放大器与第一全局数据线和第二全局数据线中的所选择的全局数据线连接。第二行块可以位于单元阵列的边缘处，并且当第一行块被激活时，开关将局部感测放大器与第一全局数据线连接，并且当第二行块被激活时，开关将局部感测放大器与第二全局数据线连接。
-
Patent Agency Ranking
公开(公告)号：CN118675570A
公开(公告)日：2024-09-20
申请号：CN202410292684.0
申请日：2024-03-14
Applicant: 三星电子株式会社
Abstract: 提供了一种时钟信号同步电路、其操作方法以及半导体存储器装置。所述时钟信号同步电路包括：延迟线，被配置为：响应于延迟控制信号而延迟输入时钟信号以对输出时钟信号进行输出；复制电路，被配置为：延迟输出时钟信号以输出反馈时钟信号；相位检测器，被配置为：将输入时钟信号与反馈时钟信号彼此进行比较以检测相位差；以及延迟控制电路，被配置为：基于所述相位差来生成延迟控制信号。复制电路可基于存储器装置的操作模式来延迟输出时钟信号以输出反馈时钟信号。
-
公开(公告)号：CN117198372A
公开(公告)日：2023-12-08
申请号：CN202311185568.0
申请日：2019-03-26
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。一种方法包括：将第一存储器块的第一列常规存储器单元中的第一常规存储器单元的地址替换为目标地址，所述目标地址是第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址；并且将第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址重新分配给所述至少一个冗余块中的第一冗余块的第一冗余存储器单元的地址。
-
公开(公告)号：CN109754830B
公开(公告)日：2023-09-19
申请号：CN201811285149.3
申请日：2018-10-31
Applicant: 三星电子株式会社
IPC: G11C7/12 , G11C7/18 , G11C11/4091 , G11C11/4097
Abstract: 公开了半导体存储器设备，包括：单元阵列，其包括第一行块和第二行块；位线感测放大器块，其感测存储在第一行块或第二行块中的数据；局部感测放大器，其锁存从位线感测放大器块传送的感测的数据；以及开关，其响应于选择信号将局部感测放大器与第一全局数据线和第二全局数据线中的所选择的全局数据线连接。第二行块可以位于单元阵列的边缘处，并且当第一行块被激活时，开关将局部感测放大器与第一全局数据线连接，并且当第二行块被激活时，开关将局部感测放大器与第二全局数据线连接。
-
公开(公告)号：CN117059139A
公开(公告)日：2023-11-14
申请号：CN202310320171.1
申请日：2023-03-28
Applicant: 三星电子株式会社
Abstract: 提供存储器装置和串行化器。所述存储器装置包括：串行化器，被配置为将与相对于彼此异相的相应的多个时钟信号同步的多位并行读取数据转换为读取数据的串行流。该转换使用布尔逻辑电路被执行，布尔逻辑电路被配置为在其相应的输入处接收所述多位并行读取数据中的每一位和所述多个异相时钟信号中的每个。
-
公开(公告)号：CN110322923B
公开(公告)日：2023-08-29
申请号：CN201910246502.5
申请日：2019-03-26
Applicant: 三星电子株式会社
IPC: G11C29/44
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。一种方法包括：将第一存储器块的第一列常规存储器单元中的第一常规存储器单元的地址替换为目标地址，所述目标地址是第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址；并且将第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址重新分配给所述至少一个冗余块中的第一冗余块的第一冗余存储器单元的地址。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.024 seconds)
