-
公开(公告)号：CN110060715B
公开(公告)日：2024-05-10
申请号：CN201811329362.X
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。
-
公开(公告)号：CN111277260A
公开(公告)日：2020-06-12
申请号：CN201910715862.5
申请日：2019-08-05
Applicant: 三星电子株式会社
IPC: H03K19/003 , H03K3/011 , H03K3/012 , H03K3/3565
Abstract: 公开一种保护集成电路的方法、施密特触发器和静电保护电路。提供一种具有可变的施密特触发器特性的静电保护电路。所述静电保护电路使用施密特触发器电路保护集成电路免受过电压影响。施密特触发器电路包括：第一分支和第二分支，桥接在电源轨与接地轨之间。施密特触发器电路在第二分支并联连接到第一分支时以窄滞回宽度进行操作，并且在第二分支不并联连接到第一分支时以宽滞回宽度进行操作。所述静电保护电路在弱过电压被施加到电源轨时，使用窄滞回宽度释放电源轨的过电压，并且在强过电压被施加到电源轨时，使用宽滞回宽度释放电源轨的过电压。
-
公开(公告)号：CN108133724A
公开(公告)日：2018-06-08
申请号：CN201711202968.2
申请日：2017-11-27
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C7/1057 , G11C29/025 , G11C29/028 , H01L25/0657 , G11C7/1051
Abstract: 被配置为执行ZQ校准方法的存储器器件可以包括共享连接到ZQ引脚的电阻器的第一裸芯和第二裸芯。第一裸芯可以被配置为响应于从存储器器件外部施加的ZQ校准命令，使用电阻器执行第一校准操作。第一裸芯可以被配置为在第一校准操作结束之后生成ZQ标志信号以及执行第二校准操作。第二裸芯可以被配置为响应于ZQ标志信号执行第一校准操作并在第二裸芯的第一校准操作结束之后执行第二校准操作。
-
公开(公告)号：CN109767795B
公开(公告)日：2024-05-03
申请号：CN201811338678.5
申请日：2018-11-12
Applicant: 三星电子株式会社
IPC: G11C7/22 , G11C11/4076
Abstract: 一种存储器装置和用于潜伏控制的操作方法，其中，在初始化模式下，划分具有第一频率的源时钟信号，以提供用作延迟锁相环电路的输入的分频时钟信号，分频时钟信号具有小于第一频率的第二频率。可执行锁定操作，以将分频时钟信号与反馈时钟信号对齐，其中通过经延迟锁相环电路延迟分频时钟信号来产生反馈时钟信号。在完成锁定操作之后，测量延迟锁相环电路的环路延迟。通过在初始化模式下利用分频时钟信号测量环路延迟来有效地执行潜伏控制。
-
公开(公告)号：CN110751965A
公开(公告)日：2020-02-04
申请号：CN201910233334.6
申请日：2019-03-26
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体存储器件，包括被配置为接收数据选通信号并生成输入数据选通信号的数据选通信号输入缓冲器，被配置为接收与所述数据选通信号相比延迟了第一延迟时间的数据并生成输入数据的数据输入缓冲器，被配置为当接收到写入命令时在施加所述数据选通信号的第一时段期间生成并激活第一片上终止控制信号的延时控制信号生成器，被配置为响应于所述第一片上终止控制信号来改变第一可变电阻代码的第一片上终止控制电路，以及被配置为终止所述数据选通信号，并包括响应于所述第一可变电阻代码而改变其电阻值的第一片上终止电阻器的数据选通信号终止电路。
-
Patent Agency Ranking
公开(公告)号：CN110060715A
公开(公告)日：2019-07-26
申请号：CN201811329362.X
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 本申请提供了存储器件和存储器封装体。该存储器件包括多个接收器，每个接收器包括耦接至多个输入/输出引脚中的一个引脚的第一输入端。存储器件还包括发射器，该发射器的输出端耦接至多个接收器的第一输入端。存储器件还包括控制电路，该控制电路被配置为控制发射器输出特定测试信号。多个接收器均被配置为基于从发射器接收的特定测试信号生成输出数据。控制电路还被配置为基于由多个接收器生成的并且在控制电路处从多个接收器接收到的输出数据，调整多个接收器。
-
公开(公告)号：CN109903794A
公开(公告)日：2019-06-18
申请号：CN201811463902.3
申请日：2018-12-03
Applicant: 三星电子株式会社
Abstract: 提供了包括延迟锁定环的存储装置及该存储装置的操作方法。该存储装置包括：延迟锁定环，所述延迟锁定环生成用于在作为正常操作模式的第一操作模式下延迟参考时钟的第一代码，生成用于在作为刷新模式的第二操作模式下延迟参考时钟的第二代码，以及依据第一操作模式和第二操作模式中的一个，响应于第一代码和第二代码中的一个来延迟参考时钟；以及数据输出电路，所述数据输出电路使用经延迟的参考时钟来输出数据选通信号(DQS)。
-
公开(公告)号：CN109920456B
公开(公告)日：2024-05-28
申请号：CN201811250027.0
申请日：2018-10-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了存储器模块、存储器系统和操作存储器模块的方法。一种存储器模块包括与同一模块板相关联的多个半导体存储器装置。所述多个半导体存储器装置被配置为同时执行训练操作，所述多个半导体存储器装置包括：接收接口电路，被配置为：基于来自存储器控制器的训练模式，执行训练操作来搜索均衡器的所选择的系数；响应于来自存储器控制器的训练命令，在训练状态下将训练信息信号发送到存储器控制器，训练信息信号包括所选择的均衡系数。
-
公开(公告)号：CN110751965B
公开(公告)日：2024-05-17
申请号：CN201910233334.6
申请日：2019-03-26
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体存储器件，包括被配置为接收数据选通信号并生成输入数据选通信号的数据选通信号输入缓冲器，被配置为接收与所述数据选通信号相比延迟了第一延迟时间的数据并生成输入数据的数据输入缓冲器，被配置为当接收到写入命令时在施加所述数据选通信号的第一时段期间生成并激活第一片上终止控制信号的延时控制信号生成器，被配置为响应于所述第一片上终止控制信号来改变第一可变电阻代码的第一片上终止控制电路，以及被配置为终止所述数据选通信号，并包括响应于所述第一可变电阻代码而改变其电阻值的第一片上终止电阻器的数据选通信号终止电路。
-
公开(公告)号：CN111277260B
公开(公告)日：2024-03-19
申请号：CN201910715862.5
申请日：2019-08-05
Applicant: 三星电子株式会社
IPC: H03K19/003 , H03K3/011 , H03K3/012 , H03K3/3565
Abstract: 公开一种保护集成电路的方法、施密特触发器和静电保护电路。提供一种具有可变的施密特触发器特性的静电保护电路。所述静电保护电路使用施密特触发器电路保护集成电路免受过电压影响。施密特触发器电路包括：第一分支和第二分支，桥接在电源轨与接地轨之间。施密特触发器电路在第二分支并联连接到第一分支时以窄滞回宽度进行操作，并且在第二分支不并联连接到第一分支时以宽滞回宽度进行操作。所述静电保护电路在弱过电压被施加到电源轨时，使用窄滞回宽度释放电源轨的过电压，并且在强过电压被施加到电源轨时，使用宽滞回宽度释放电源轨的过电压。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.026 seconds)
