-
公开(公告)号：CN100517716C
公开(公告)日：2009-07-22
申请号：CN200610115504.3
申请日：2006-08-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈政谷
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L21/823807 , H01L21/823864 , H01L29/665 , H01L29/7843
Abstract: 本发明公开了一种使用无定形碳薄膜的应变增强半导体器件及其制造方法。该半导体器件包括：一半导体衬底，具有一PMOS区域和一NMOS区域；一第一栅极结构和一第二栅极结构；一源极/漏极；一硅化区；一具有张应力的无定形碳薄膜；以及一介电层。无定形碳薄膜，例如氟掺杂无定形碳，为一种压应力薄膜或张应力薄膜，形成在PMOS区或NMOS区上作为应力覆盖薄膜。此外，无定形碳薄膜也可用在接触孔蚀刻工艺作为接触孔蚀刻停止层。使用无定形碳薄膜制造应变增强CMOS器件，避免了传统使用外延层SiGe和应力覆盖层Si3N4所产生的问题。
-
Patent Agency Ranking
公开(公告)号：CN100549820C
公开(公告)日：2009-10-14
申请号：CN200510114700.4
申请日：2005-10-27
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/76811 , H01L21/76808 , H01L21/76813
Abstract: 本发明提供一种改善双镶嵌蚀刻轮廓的方法，具体为一种改善双镶嵌结构中蚀刻轮廓的方法，包括：提供一半导体基底，其中包括一介电绝缘层以及一覆盖其上的硬掩膜层；在硬掩膜层上形成一顺应性的非晶态碳层；形成一沟槽开口，至少延伸穿过非晶态碳层的厚度；形成一双镶嵌结构，其中包括一介层窗，延伸穿过硬掩膜层及穿过部分介电绝缘层，以及一沟槽形成在介层窗之上的，最后将双镶嵌开口以金属材料填满。本发明所述改善双镶嵌蚀刻轮廓的方法，能有效预防介层窗侧壁上的损害、避免光致抗蚀剂及介层窗污染的问题，以及简化制程步骤以改善制造流程。
-
公开(公告)号：CN100416837C
公开(公告)日：2008-09-03
申请号：CN200510056836.4
申请日：2005-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10805 , H01L27/10829 , H01L27/1085
Abstract: 本发明是有关于一种内存晶胞及其制造方法。该内存晶胞主要包括开关晶体管以及储存区域。其中晶体管设有闸极以及汲极，储存区域设有浅沟渠隔离区域(STI)的沟渠，而位于沟渠中的非绝缘结构的材质例如可为多晶硅或是金属材质，以作为电容结构。利用掺杂的侧壁来定义一部分的沟渠，其中该掺杂的侧壁是为晶体管的源极，且以一介电层使多晶硅与沟渠的侧壁彼此互相分离。进行写入操作时，利用穿透介电层的穿隧机制，使电荷传送至非绝缘结构中，并且利用沟渠侧壁表面上所产生的闸极引发汲极漏电流(GIDL)电流来辅助讯号的读取操作。本发明的实施例可缩减元件的尺寸、增加电荷保存的期限以及增加与标准制程步骤之间的相容性。
-
公开(公告)号：CN101026162A
公开(公告)日：2007-08-29
申请号：CN200610115504.3
申请日：2006-08-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈政谷
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L21/823807 , H01L21/823864 , H01L29/665 , H01L29/7843
Abstract: 本发明公开了一种使用无定形碳薄膜的应变增强半导体器件及其制造方法。该半导体器件包括：一半导体衬底，具有一PMOS区域和一NMOS区域；一第一栅极结构和一第二栅极结构；一源极/漏极；一硅化区；一具有张应力的无定形碳薄膜；以及一介电层。无定形碳薄膜，例如氟掺杂无定形碳，为一种压应力薄膜或张应力薄膜，形成在PMOS区或NMOS区上作为应力覆盖薄膜。此外，无定形碳薄膜也可用在接触孔蚀刻工艺作为接触孔蚀刻停止层。使用无定形碳薄膜制造应变增强CMOS器件，避免了传统使用外延层SiGe和应力覆盖层Si3N4所产生的问题。
-
公开(公告)号：CN1831643A
公开(公告)日：2006-09-13
申请号：CN200510114700.4
申请日：2005-10-27
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/76811 , H01L21/76808 , H01L21/76813
Abstract: 本发明提供一种改善双镶嵌蚀刻轮廓的方法，具体为一种改善双镶嵌结构中蚀刻轮廓的方法，包括：提供一半导体基底，其中包括一介电绝缘层以及一覆盖其上的硬掩膜层；在硬掩膜层上形成一顺应性的非晶态碳层；形成一沟槽开口，至少延伸穿过非晶态碳层的厚度；形成一双镶嵌结构，其中包括一介层窗，延伸穿过硬掩膜层及穿过部分介电绝缘层，以及一沟槽形成在介层窗之上的，最后将双镶嵌开口以金属材料填满。本发明所述改善双镶嵌蚀刻轮廓的方法，能有效预防介层窗侧壁上的损害、避免光致抗蚀剂及介层窗污染的问题，以及简化制程步骤以改善制造流程。
-
公开(公告)号：CN1753185A
公开(公告)日：2006-03-29
申请号：CN200510056836.4
申请日：2005-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10805 , H01L27/10829 , H01L27/1085
Abstract: 本发明是有关于一种内存晶胞及其制造方法。该内存晶胞主要包括开关晶体管以及储存区域。其中晶体管设有闸极以及汲极，储存区域设有浅沟渠隔离区域(STI)的沟渠，而位于沟渠中的非绝缘结构的材质例如可为多晶硅或是金属材质，以作为电容结构。利用掺杂的侧壁来定义一部分的沟渠，其中该掺杂的侧壁是为晶体管的源极，且以一介电层使多晶硅与沟渠的侧壁彼此互相分离。进行写入操作时，利用穿透介电层的穿隧机制，使电荷传送至非绝缘结构中，并且利用沟渠侧壁表面上所产生的闸极引发汲极漏电流(GIDL)电流来辅助讯号的读取操作。本发明的实施例可缩减元件的尺寸、增加电荷保存的期限以及增加与标准制程步骤之间的相容性。
-
-
-
-
-
Search Results
6
records
(took 0.031 seconds)
