-
公开(公告)号:CN1848396A
公开(公告)日:2006-10-18
申请号:CN200610066511.9
申请日:2006-03-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01N21/211
Abstract: 一种决定制造基板上低介电常数薄膜的介电系数的方法与系统。此方法包含用椭圆仪测量介电常数的电子组成,用红外光谱仪测量介电常数的离子组成,用微波光谱仪测量整体介电常数,推导出介电常数的偶极组成。此测量方法为非接触式。该系统包含:一椭圆仪用来测量该低介电常数薄膜的该介电常数的一电子组成和产生一测量电子组成;一红外光谱仪用来测量该低介电常数薄膜的该介电常数的一离子组成和产生一测量离子组成;一微波光谱仪用来测量该低介电常数薄膜的一整体介电常数和产生一测量的整体介电常数;一装置利用该测量的电子组成、该测量的离子组成和该测量的整体介电常数用来推导该介电常数的一偶极组成。
-
公开(公告)号:CN100580888C
公开(公告)日:2010-01-13
申请号:CN200710154750.4
申请日:2007-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/308 , H01L21/28 , H01L21/336 , H01L29/78 , H01L29/423
CPC classification number: H01L29/7851 , H01L29/0649 , H01L29/66795 , H01L29/7853
Abstract: 本发明提供一种鳍式场效应晶体管形成方法,包括:提供半导体衬底;在该半导体衬底上方形成第一掩模层;在该第一掩模层上方形成第二掩模层;在该第二掩模层上方形成光致抗蚀剂图案,其具有第一宽度;利用该光致抗蚀剂图案作为蚀刻掩模,并且蚀刻该第二掩模层;修整该光致抗蚀剂图案,以形成修整后的光致抗蚀剂图案,具有第二宽度,其小于该第一宽度;利用该修整后的光致抗蚀剂图案作为蚀刻掩模,并且蚀刻该第二掩模层以及该第一掩模层,以形成由该第一掩模层以及该第二掩模层构成的叠层掩模;以及蚀刻该半导体衬底以形成鳍状物结构,其介于两个沟槽之间。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。
-
公开(公告)号:CN101150065A
公开(公告)日:2008-03-26
申请号:CN200710106933.9
申请日:2007-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H01L21/768
CPC classification number: H01L21/31144 , H01L21/76802 , H01L21/76811
Abstract: 本发明是关于一种利用多晶硅罩幕,而非习知技术所使用的金属硬罩幕,在一低介电系数介电层上形成一孔洞的方法。一多晶硅硬罩幕被形成于一低介电系数介电层之上,以及一光阻层被形成于此多晶硅硬罩幕层之上。使用一气体电浆图刻光阻层并蚀刻多晶硅硬罩幕以制造低介电系数介电层的暴露部分。在蚀刻低介电系数介电层之前会先将光阻层移除,以免破坏低介电系数介电层。
-
公开(公告)号:CN100511601C
公开(公告)日:2009-07-08
申请号:CN200710106933.9
申请日:2007-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H01L21/768
CPC classification number: H01L21/31144 , H01L21/76802 , H01L21/76811
Abstract: 本发明是关于一种利用多晶硅掩模,而非习知技术所使用的金属硬掩模,在一低介电常数介电层上形成一孔洞的方法。一多晶硅硬掩模被形成于一低介电常数介电层之上,以及一光阻层被形成于此多晶硅硬掩模层之上。使用一气体等离子体图刻光阻层并蚀刻多晶硅硬掩模以制造低介电常数介电层的暴露部分。在蚀刻低介电常数介电层之前会先将光阻层移除,以免破坏低介电常数介电层。
-
公开(公告)号:CN101303975A
公开(公告)日:2008-11-12
申请号:CN200710154750.4
申请日:2007-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/308 , H01L21/28 , H01L21/336 , H01L29/78 , H01L29/423
CPC classification number: H01L29/7851 , H01L29/0649 , H01L29/66795 , H01L29/7853
Abstract: 本发明提供一种鳍式场效应晶体管及其形成方法,此鳍式场效应晶体管包括:半导体衬底,具有鳍状物结构,介于包含顶部与底部的两个沟槽之间;浅沟槽隔离物,形成于该沟槽的底部;栅极电极,位于该鳍状物结构以及该浅沟槽隔离物的上方,其中该栅极电极大体上垂直于该鳍状物结构;栅极介电层,沿着该鳍状物结构的侧壁形成;以及源极/漏极掺杂区域,形成于该鳍状物结构之中。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。
-
-
-
-