公开(公告)号：CN100459075C

公开(公告)日：2009-02-04

申请号：CN200610058104.3

申请日：2006-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姜儒健 ,  孙书辉 ,  林立德

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/6656 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833

Abstract: 本发明是关于一种半导体装置与形成栅极间隔物的方法。该方法包括下列步骤：形成一栅极结构，该栅极结构覆盖于一半导体基底的一栅绝缘层上；形成一衬层于该半导体基底、该栅绝缘层与该栅极结构的露出部上；形成一栅极间隔物材料层于该衬层上；定义该栅极间隔物材料层，以形成该些间隔物；形成一保护层于部分的该衬层、该栅极结构以及该栅极间隔物上；部分移除该保护层，露出该衬层、该栅极结构与该些栅极间隔物的一顶部；施行一第一湿蚀刻制程，大体移除该衬层的露出部；移除该保护层；以及施行一第二湿蚀刻制程，大体移除该衬层的一底部与一顶部。本发明采用保护层保护衬层免于受到湿蚀刻制程的蚀刻。

公开(公告)号：CN110957211A

公开(公告)日：2020-04-03

申请号：CN201910913332.1

申请日：2019-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏怡年 ,  孙书辉 ,  谢志宏 ,  刘如淦

IPC: H01L21/033 ,  H01L21/311 ,  H01L21/768

Abstract: 本公开涉及形成半导体器件的方法。一种方法，包括：在第一电介质层上方沉积第二电介质层；在第二电介质层上方沉积第三电介质层；在第三电介质层中图案化多个第一开口；穿过第一开口蚀刻第二电介质层以在第二电介质层中形成第二开口；执行从第一方向针对第二电介质层的等离子体蚀刻工艺，该等离子体蚀刻工艺在第一方向上延伸第二开口；以及穿过第二开口蚀刻第一电介质层以在第一电介质层中形成第三开口。

公开(公告)号：CN108695241A

公开(公告)日：2018-10-23

申请号：CN201710607116.5

申请日：2017-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志壕 ,  陈文彦 ,  梁明中 ,  谢志宏 ,  孙书辉

IPC: H01L21/768

Abstract: 于一形成图案的方法中，形成包括底层、中间层以及第一罩幕层的堆迭结构。上述中间层包括第一盖层、中介层以及第二盖层。使用第一抗蚀图案作为蚀刻罩幕以图案化上述第一罩幕层。使用上述图案化的第一罩幕层作为蚀刻罩幕以图案化上述第二盖层。形成第二罩幕层于上述图案化的第二盖层之上，并使用第二抗蚀图案作为蚀刻罩幕以图案化上述第二罩幕层。使用上述图案化的第二罩幕层作为蚀刻罩幕以图案化上述第二盖层。使用上述图案化的第二盖层作为蚀刻罩幕以图案化上述中介层及第一盖层。使用上述图案化的第一盖层作为蚀刻罩幕以图案化上述底层。

公开(公告)号：CN111128719B

公开(公告)日：2023-01-06

申请号：CN201911042983.4

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李奕璋 ,  林建宏 ,  陈志壕 ,  吴英豪 ,  陈文彦 ,  曾世华 ,  孙书辉

IPC: H01L21/311 ,  H01L21/3213

Abstract: 本公开涉及图案形成方法和用于制造半导体器件的方法。在图案形成方法中，在要被图案化的目标层上方形成光致抗蚀剂图案。在光致抗蚀剂图案上形成延伸材料层。通过至少使用延伸材料层作为蚀刻掩模来图案化目标层。

公开(公告)号：CN108695241B

公开(公告)日：2022-03-29

申请号：CN201710607116.5

申请日：2017-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志壕 ,  陈文彦 ,  梁明中 ,  谢志宏 ,  孙书辉

IPC: H01L21/768

Abstract: 于一形成图案的方法中，形成包括底层、中间层以及第一罩幕层的堆迭结构。上述中间层包括第一盖层、中介层以及第二盖层。使用第一抗蚀图案作为蚀刻罩幕以图案化上述第一罩幕层。使用上述图案化的第一罩幕层作为蚀刻罩幕以图案化上述第二盖层。形成第二罩幕层于上述图案化的第二盖层之上，并使用第二抗蚀图案作为蚀刻罩幕以图案化上述第二罩幕层。使用上述图案化的第二罩幕层作为蚀刻罩幕以图案化上述第二盖层。使用上述图案化的第二盖层作为蚀刻罩幕以图案化上述中介层及第一盖层。使用上述图案化的第一盖层作为蚀刻罩幕以图案化上述底层。

公开(公告)号：CN112578642A

公开(公告)日：2021-03-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN110729246A

公开(公告)日：2020-01-24

申请号：CN201910015643.6

申请日：2019-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张邦圣 ,  尹煜峰 ,  王朝勋 ,  赵高毅 ,  杨复凯 ,  王美匀 ,  张峰瑜 ,  高承远 ,  洪嘉阳 ,  张家胜 ,  孙书辉 ,  谢志宏 ,  潘昇良 ,  郭国凭 ,  吴少均

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种方法包含形成金属栅极结构，金属栅极结构包含栅极介电层及栅极电极。对金属栅极结构的顶表面进行表面处理，表面处理将栅极电极的顶部转变为氧化层。在栅极电极上方形成导电层，导电层的形成包含以金属元素取代氧化层中的氧。在金属栅极结构上方形成插塞部件，插塞部件与导电层直接接触。

公开(公告)号：CN112578642B

公开(公告)日：2024-08-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN111128719A

公开(公告)日：2020-05-08

申请号：CN201911042983.4

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李奕璋 ,  林建宏 ,  陈志壕 ,  吴英豪 ,  陈文彦 ,  曾世华 ,  孙书辉

IPC: H01L21/311 ,  H01L21/3213

Abstract: 本公开涉及图案形成方法和用于制造半导体器件的方法。在图案形成方法中，在要被图案化的目标层上方形成光致抗蚀剂图案。在光致抗蚀剂图案上形成延伸材料层。通过至少使用延伸材料层作为蚀刻掩模来图案化目标层。

公开(公告)号：CN110211857A

公开(公告)日：2019-09-06

申请号：CN201910085900.3

申请日：2019-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘昇良 ,  郭国凭 ,  洪嘉阳 ,  陈炳宏 ,  谢志宏 ,  孙书辉 ,  章勋明

IPC: H01J37/32 ,  H05H1/24

Abstract: 在此所述的实施例涉及等离子体处理方法。工具包含基座。基座被配置以支撑半导体基板。工具包含偏压源。偏压源电性耦接至基座。偏压源可操作以利用直流(DC)电压偏置基座。工具包含等离子体产生器。等离子体产生器可操作以从基座远端产生等离子体。一种半导体工艺方法包含在工具中的基板上进行等离子体处理。等离子体处理包含将气体流入工具。等离子体处理包含将工具中支撑基板的基座偏置。等离子体处理包含在工具中使用气体点燃等离子体。