公开(公告)号：CN115206780A

公开(公告)日：2022-10-18

申请号：CN202210113800.9

申请日：2022-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖昱泽 ,  陈铭锋 ,  张雅惠

IPC: H01L21/027

Abstract: 一种制造半导体装置的方法包括在基板上方形成第一阻剂层，及在第一阻剂层上方形成第二阻剂层。第二阻剂层经图案化以曝光第一阻剂层的一部分以形成第二阻剂层图案。第一阻剂层曝光于由第二阻剂层图案绕射的极紫外(XUV)辐射。移除曝光于由第二阻剂层绕射的XUV辐射的第一阻剂层的部分。

公开(公告)号：CN112578642B

公开(公告)日：2024-08-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN106158596B

公开(公告)日：2020-02-14

申请号：CN201510859640.2

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何育如 ,  洪爱真 ,  谢弘璋 ,  吕奎亮 ,  张雅惠

IPC: H01L21/027 ,  H01L27/02

Abstract: 本发明公开了一种置入散色条于微影工艺的方法，该方法包括接收包含第一主要部件的集成电路设计布局，以及置入第一多个散色条于上述集成电路设计布局，以形成围绕于上述第一主要部件的第一环形图案的散色条。上述第一主要部件是设置于上述第一环形图案的散色条的一中央部分。本发明展现了改良聚焦深度、散色条印出窗口以及降低焦点位移。

公开(公告)号：CN109817517A

公开(公告)日：2019-05-28

申请号：CN201811251230.X

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄世钧 ,  叶雅雯 ,  赖建文 ,  林纬良 ,  张雅惠 ,  严永松 ,  刘如淦 ,  林进祥 ,  沈育佃

IPC: H01L21/033 ,  H01L21/308

Abstract: 方法沉积材料于基板上的隆起结构的一侧壁(而非两侧壁)上，且方法包括倾斜基板的法线以偏离沉积材料源，或倾斜沉积材料源以偏离基板法线。方法的实施方式可为等离子体增强化学气相沉积技术。

公开(公告)号：CN103163730A

公开(公告)日：2013-06-19

申请号：CN201210102118.6

申请日：2012-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张雅惠 ,  刘家助

IPC: G03F7/00 ,  G03F7/20 ,  G03F7/004

CPC classification number: G03F7/2022 ,  G03F7/0045 ,  G03F7/095 ,  G03F7/2004 ,  G03F7/203 ,  G03F7/32 ,  H01L21/0274

Abstract: 本发明描述了一种在衬底上形成图案的方法。该方法包括提供衬底，在衬底上方形成感光层，通过第一掩模使感光层暴露于第一曝光能量，通过第二掩模使感光层暴露于第二曝光能量，烘烤感光层，以及使经曝光的感光层显影。该感光层包括转变成溶于显影液的聚合物、至少一种光生酸剂(PAG)、以及至少一种光生碱剂(PBG)。暴露于第二曝光能量的层的一部分与暴露于第一曝光能量的一部分重叠。本发明提供了利用化学增幅型光刻胶组合物进行小沟槽图案化的方法。

公开(公告)号：CN115527841A

公开(公告)日：2022-12-27

申请号：CN202210683784.7

申请日：2022-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈佳政 ,  吴濬宏 ,  陈亮吟 ,  张惠政 ,  杨育佳 ,  张钧彦 ,  杨智凯 ,  沈育佃 ,  张雅惠

IPC: H01L21/033 ,  H01L21/3213

Abstract: 提供一种形成半导体装置的方法。在一些实施例中，方法包括形成靶层在半导体基板上方、形成富碳硬遮蔽层在靶层上方，通过蚀刻工艺图案化数个特征在富碳硬遮蔽层中、对被图案化在富碳硬遮蔽层中的这些特征执行定向离子束修整工艺、以及使用富碳硬遮蔽层作为遮罩来图案化靶层。

公开(公告)号：CN114334615A

公开(公告)日：2022-04-12

申请号：CN202111106915.7

申请日：2021-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨智凯 ,  沈育佃 ,  张湘明 ,  张钧彦 ,  张雅惠 ,  简薇庭 ,  陈佳政 ,  陈亮吟

IPC: H01L21/027 ,  H01L21/67

Abstract: 本公开涉及用于多步骤定向图案化的系统和方法。一种半导体工艺系统包括被配置为轰击晶圆上的光致抗蚀剂结构的离子源。该半导体工艺系统通过在具有不同特性的多个不同离子轰击步骤中用离子轰击光致抗蚀剂结构，来减小光致抗蚀剂结构的宽度。

公开(公告)号：CN107993947B

公开(公告)日：2021-08-24

申请号：CN201710710938.6

申请日：2017-08-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何韦德 ,  林书宏 ,  张雅惠 ,  江直融 ,  蔡昌益 ,  杨宗潾 ,  陈桂顺

IPC: H01L21/66

Abstract: 本发明的实施例提供了一种方法，包括接收具有第一层和位于第一层上方第二层的器件，该第一层具有第一重叠标记。该方法还包括在第二层上方形成第一光刻胶图案，第一光刻胶图案具有第二重叠标记。该方法还包括使用第一光刻胶图案中的第二重叠标记和第一重叠标记实施第一重叠测量；以及实施一个或多个第一制造工艺，由此将第二重叠标记转印至第二层中并且去除第一光刻胶图案。该方法还包括实施包括在第二层上方形成第三层的一个或多个第二制造工艺。在实施一个或多个第二制造工艺之后，该方法包括使用第二层中的第二重叠标记和第一重叠标记来实施第二重叠测量。

公开(公告)号：CN112578642A

公开(公告)日：2021-03-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN109427552A

公开(公告)日：2019-03-05

申请号：CN201711131821.9

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  叶雅雯 ,  林纬良 ,  张雅惠 ,  严永松 ,  吴伟豪 ,  林立德 ,  刘如淦 ,  陈桂顺

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理制程；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理制程。