-
公开(公告)号:CN112578642B
公开(公告)日:2024-08-30
申请号:CN202010009130.7
申请日:2020-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中,在底层上方形成光致抗蚀剂层,将光致抗蚀剂层曝光于承载图案信息的光化辐射,对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案,将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案,以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。
-
公开(公告)号:CN109817517A
公开(公告)日:2019-05-28
申请号:CN201811251230.X
申请日:2018-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/308
Abstract: 方法沉积材料于基板上的隆起结构的一侧壁(而非两侧壁)上,且方法包括倾斜基板的法线以偏离沉积材料源,或倾斜沉积材料源以偏离基板法线。方法的实施方式可为等离子体增强化学气相沉积技术。
-
公开(公告)号:CN115312375A
公开(公告)日:2022-11-08
申请号:CN202210243980.2
申请日:2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/768 , H01L23/528
Abstract: 本公开总体涉及使用非垂直工艺方案来减小布局尺寸的系统和方法。半导体处理系统包括布局数据库,该布局数据库存储指示要形成在晶圆中的特征的多个布局。半导体处理系统包括布局分析器,该布局分析器分析布局,并且针对每个布局确定非垂直粒子轰击工艺是否应当与光刻工艺结合使用以在晶圆中形成布局的特征。
-
公开(公告)号:CN109860116A
公开(公告)日:2019-06-07
申请号:CN201811183258.4
申请日:2018-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 提供了一种图案化方法。在图案化基板以形成预定图案时,减少角落圆润化的方法包括:将预定图案分为第一图案与第二图案,第一图案形成角落的第一边缘,而第二角落形成角落的第二边缘。第二图案的至少一部分与第一图案重叠,因此第一边缘与第二边缘相交以形成预定图案的角落。方法亦包括形成第一图案于基板上的第一掩模层中以露出基板,并形成第二图案于第一掩模层中以露出基板。接着蚀刻第一掩模层所露出的基板以获得图案。
-
公开(公告)号:CN114975087A
公开(公告)日:2022-08-30
申请号:CN202210066302.3
申请日:2022-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L29/423
Abstract: 提供一种形成半导体元件的方法。提供形成半导体元件的方法。方法包含在目标层之上涂覆光阻膜;进行微影制程以将光阻膜图案化成光阻层;对光阻层进行方向性离子轰击制程,使得光阻层中的碳原子浓度增加;使用光阻层为刻蚀遮罩,刻蚀目标层。透过此方法可以减少图案角落变圆的现象,使得修改后的光阻图案具有更为锐利的角落。
-
公开(公告)号:CN114967361A
公开(公告)日:2022-08-30
申请号:CN202210470277.5
申请日:2022-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种半导体处理系统包括第一光刻系统和第二光刻系统。半导体处理系统包括布局数据库,其存储表示要在晶圆中形成的特征的多个布局。半导体处理系统包括布局分析器,其分析布局并基于布局中特征的尺寸选择第一光刻系统或第二光刻系统。
-
公开(公告)号:CN113764312A
公开(公告)日:2021-12-07
申请号:CN202111049020.4
申请日:2021-09-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/3065 , H01L21/66
Abstract: 本揭露包含一种蚀刻系统及蚀刻方法,电浆蚀刻系统包含可移动的电浆源和可移动的晶圆座。可变化可移动的电浆源和可移动的晶圆座间的相对位置,以设定一角度,电浆的电浆粒子沿着此角度撞击放置在晶圆座上的晶圆。
-
公开(公告)号:CN109786219A
公开(公告)日:2019-05-21
申请号:CN201810570106.3
申请日:2018-06-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/768
Abstract: 半导体装置的制作方法包括形成硬掩模层于基板上。多层光致抗蚀剂形成于硬掩模层上。蚀刻多层光致抗蚀剂,形成多个开口于多层光致抗蚀剂中,以露出部分硬掩模层。依角度方向性地提供离子至多层光致抗蚀剂,使离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在一实施例中,通过依角度导向的蚀刻离子,可方向性地蚀刻多层光致抗蚀剂,且蚀刻离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在另一实施例中,通过依角度导向的注入离子,可方向性地注入多层光致抗蚀剂,且注入离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。
-
公开(公告)号:CN109427552B
公开(公告)日:2023-05-23
申请号:CN201711131821.9
申请日:2017-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 本公开一些实施例提供半导体装置的形成方法,包括提供基板以及基板上的图案化层,其中基板包含多个结构以接受处理工艺;形成至少一开口于图案化层中,其中结构部分地露出于至少一开口中;进行方向性蚀刻,使至少一开口于第一方向中的尺寸扩大,以形成至少一扩大的开口;以及经由至少一扩大的开口对结构进行处理工艺。
-
公开(公告)号:CN108231549B
公开(公告)日:2021-10-26
申请号:CN201710673891.0
申请日:2017-08-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 一种半导体制造方法,包括:提供基板,且于基板上提供图案层;于图案层中形成孔洞;沿着第一方向施加第一定向蚀刻至孔洞的内侧壁;以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁,其中第二方向与第一方向不同。
-
-
-
-
-
-
-
-
-