-
公开(公告)号：CN119947225A
公开(公告)日：2025-05-06
申请号：CN202510043566.0
申请日：2025-01-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供了半导体器件及其形成方法。根据本公开的一个实施例的方法包括：形成垂直堆叠在衬底之上的多个半导体纳米结构；形成悬置在半导体纳米结构中的最顶部一个之上的介电结构；形成与半导体纳米结构交错的多个内部间隔件；形成邻接半导体纳米结构的外延部件；以及形成包裹半导体纳米结构和介电结构的每个的栅极结构。
-
公开(公告)号：CN118825022A
公开(公告)日：2024-10-22
申请号：CN202410849215.4
申请日：2024-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L29/423 , H01L21/8234 , H01L21/82
Abstract: 集成电路包括：晶体管，包括多个堆叠沟道。第一介电壁结构定位在堆叠沟道的第一横向侧上。第二介电壁结构定位在堆叠沟道的第二横向侧上。介电主结构定位在顶部沟道之上。栅电极包括在第二介电壁结构和堆叠沟道之间垂直延伸的垂直柱。栅电极包括从堆叠沟道之间的垂直柱横向延伸的指状件部分。本申请的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN118412352A
公开(公告)日：2024-07-30
申请号：CN202410402153.2
申请日：2024-04-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 根据本公开实施例的半导体器件包括：第一基底鳍和第二基底鳍，从衬底延伸；隔离部件，设置在第一基底鳍和第二基底鳍之间；第一伪外延层，设置在第一基底鳍上；第二伪外延层，设置在第二基底鳍上；第一绝缘层，位于第一伪外延层上方；第二绝缘层，位于第二伪外延层上方；第一源极/漏极部件，设置在第一绝缘层上；以及第二源极/漏极部件，设置在第二绝缘层上。从第一基底鳍的顶面测量的第一伪外延层的厚度小于从第二基底鳍的顶面测量的第二伪外延层的厚度。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN114975435A
公开(公告)日：2022-08-30
申请号：CN202210320257.X
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , B82Y40/00
Abstract: 一种集成电路，包括在基板上的第一纳米片晶体管及第二纳米片晶体管。第一纳米片晶体管及第二纳米片晶体管各包括栅电极。栅电极隔离结构从基板栅电极之间的背面延伸。栅极隔离结构将第一栅电极与第二栅电极彼此物理和电性隔离。
-
公开(公告)号：CN110970426B
公开(公告)日：2022-08-09
申请号：CN201910916830.1
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括多个纳米结构。每个纳米结构包含半导体材料。多个第一间隔件周向地环绕纳米结构。多个第二间隔件周向地环绕第一间隔件。多个第三间隔件垂直设置在第二间隔件之间。栅极结构围绕第二间隔件和第三间隔件。本发明的实施例还涉及半导体器件的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN114823528A
公开(公告)日：2022-07-29
申请号：CN202210237062.9
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明实施例提供一种半导体装置。通过填充混合式鳍状物与半导体鳍状物结构之间的沟槽来形成侧壁间隔物的方法，侧壁间隔物包括被栅极侧壁间隔物部分连接的二个鳍状物侧壁间隔物部分。鳍状物侧壁间隔物部分具有实质上均匀的轮廓以对垂直堆叠的通道层提供均匀的保护并消除内间隔物与侧壁间隔物之间的任何间隙与漏电流。
-
公开(公告)号：CN114551355A
公开(公告)日：2022-05-27
申请号：CN202210098495.0
申请日：2022-01-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了半导体器件、半导体结构及其形成方法。在一个实施例中，半导体器件包括第一晶体管和第二晶体管。第一晶体管包括两个第一源极/漏极部件和第一数量的纳米结构，第一数量的纳米结构彼此垂直堆叠并且在两个第一源极/漏极部件之间纵向延伸。第二晶体管包括两个第二源极/漏极部件和第二数量的纳米结构，第二数量的纳米结构彼此垂直堆叠并且在两个第二源极/漏极部件之间纵向延伸。
-
公开(公告)号：CN109427892B
公开(公告)日：2022-05-17
申请号：CN201711190759.0
申请日：2017-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种方法包括蚀刻混合衬底以形成延伸至混合衬底中的凹槽。混合衬底包括具有第一表面取向的第一半导体层、位于第一半导体层上方的介电层以及具有与第一表面取向不同的第二表面取向的第二半导体层。在蚀刻之后，第一半导体层的顶面暴露于凹槽。间隔件形成在凹槽的侧壁上。间隔件接触介电层的侧壁和第二半导体层的侧壁。进行外延以从第一半导体层生长外延半导体区域。去除间隔件。本发明实施例涉及用于提高p型和N型FinFET性能的混合方案。
-
公开(公告)号：CN114078953A
公开(公告)日：2022-02-22
申请号：CN202111147395.4
申请日：2021-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 公开了半导体结构及其制造方法。示例性制造方法包括：提供工件，该工件包括衬底、衬底上方的隔离部件、穿过隔离部件突出的第一鳍形结构以及穿过隔离部件突出的第二鳍形结构；在第一鳍形结构和第二鳍形结构之间形成介电鳍；以及分别在第一鳍形结构和第二鳍形结构上方形成第一栅极结构和第二栅极结构。示例性制造方法也包括：从工件的背侧蚀刻隔离部件以形成暴露介电鳍的沟槽；从工件的背侧蚀刻介电鳍以形成延伸沟槽；以及在延伸沟槽上方沉积密封层。密封层覆盖第一栅极结构和第二栅极结构之间的气隙。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113555358A
公开(公告)日：2021-10-26
申请号：CN202011313026.3
申请日：2020-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092
Abstract: 半导体装置结构包含第一、第二与第三栅极电极层、第一与第二介电质特征部、第一晶种层、第一导体层、第二晶种层、第二导体层与介电质材料。第一介电质特征部置于第一与第二栅极电极层之间。第二介电质特征部置于第二与第三栅极电极层之间。第一晶种层接触第一栅极电极层、第一介电质特征部与第二栅极电极层。第一导体层置于第一晶种层上。第二晶种层接触第三栅极电极层。第二导体层置于第二晶种层上。介电质材料置于第二介电质特征部、第一与第二导体层上。介电质材料是在第一晶种层与第二晶种层之间且在第一导体层与第二导体层之间。
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.041 seconds)
