公开(公告)号：CN109786219A

公开(公告)日：2019-05-21

申请号：CN201810570106.3

申请日：2018-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄世钧 ,  叶雅雯 ,  沈育佃 ,  赖建文 ,  林纬良 ,  张雅惠 ,  严永松 ,  林进祥 ,  刘如淦

IPC: H01L21/027 ,  H01L21/768

Abstract: 半导体装置的制作方法包括形成硬掩模层于基板上。多层光致抗蚀剂形成于硬掩模层上。蚀刻多层光致抗蚀剂，形成多个开口于多层光致抗蚀剂中，以露出部分硬掩模层。依角度方向性地提供离子至多层光致抗蚀剂，使离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在一实施例中，通过依角度导向的蚀刻离子，可方向性地蚀刻多层光致抗蚀剂，且蚀刻离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在另一实施例中，通过依角度导向的注入离子，可方向性地注入多层光致抗蚀剂，且注入离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。

公开(公告)号：CN109427552B

公开(公告)日：2023-05-23

申请号：CN201711131821.9

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  叶雅雯 ,  林纬良 ,  张雅惠 ,  严永松 ,  吴伟豪 ,  林立德 ,  刘如淦 ,  陈桂顺

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理工艺；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理工艺。

公开(公告)号：CN109786226A

公开(公告)日：2019-05-21

申请号：CN201811360328.9

申请日：2018-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄世钧 ,  陈秋翔 ,  叶雅雯 ,  沈育佃 ,  张博钦 ,  赖建文 ,  林纬良 ,  张雅惠 ,  严永松 ,  林立德 ,  林斌彦 ,  刘如淦 ,  林进祥

IPC: H01L21/027 ,  H01L21/033

Abstract: 半导体装置的形成方法包括以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分以桥接蚀刻的第一硬遮罩的间隙；以及采用第二硬遮罩，并对下方层进行工艺。

公开(公告)号：CN112578642B

公开(公告)日：2024-08-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN109817517A

公开(公告)日：2019-05-28

申请号：CN201811251230.X

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄世钧 ,  叶雅雯 ,  赖建文 ,  林纬良 ,  张雅惠 ,  严永松 ,  刘如淦 ,  林进祥 ,  沈育佃

IPC: H01L21/033 ,  H01L21/308

Abstract: 方法沉积材料于基板上的隆起结构的一侧壁(而非两侧壁)上，且方法包括倾斜基板的法线以偏离沉积材料源，或倾斜沉积材料源以偏离基板法线。方法的实施方式可为等离子体增强化学气相沉积技术。

公开(公告)号：CN112578642A

公开(公告)日：2021-03-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN110660661A

公开(公告)日：2020-01-07

申请号：CN201910572254.3

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶雅雯 ,  沈育佃 ,  黄世钧 ,  张博钦 ,  林纬良 ,  严永松 ,  吴伟豪 ,  林立德 ,  林斌彦 ,  刘如淦

IPC: H01L21/306 ,  H01L21/66

Abstract: 一种半导体元件制造方法，在基板之上形成底层结构。在底层结构之上形成薄膜。测量薄膜的表面形貌，并将表面形貌存储为形貌数据。使用方向性蚀刻执行局部蚀刻，并扫描基板，使得薄膜的整个表面承受方向性蚀刻。根据形貌数据调整方向性蚀刻的电浆束强度。

公开(公告)号：CN109427552A

公开(公告)日：2019-03-05

申请号：CN201711131821.9

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  叶雅雯 ,  林纬良 ,  张雅惠 ,  严永松 ,  吴伟豪 ,  林立德 ,  刘如淦 ,  陈桂顺

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理制程；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理制程。