公开(公告)号：CN110215759B

公开(公告)日：2022-05-03

申请号：CN201810174853.5

申请日：2018-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建惟 ,  张庆裕 ,  赖韦翰 ,  林进祥

IPC: B01D35/06 ,  B01D35/00 ,  B01D36/00 ,  B01D15/10 ,  B01D46/56 ,  B01D46/58 ,  B01D46/42 ,  B01D51/00

Abstract: 本公开提供一种过滤装置，包括一壳体、一过滤元件、及一电场产生单元。壳体具有一入口及一出口，其中入口允许一流体流入壳体，而出口允许流体流出壳体。过滤元件设置于入口与出口之间，用以通过一吸附方式过滤流过过滤元件之流体中的杂质。电场产生单元配置用以产生一电场，使得前述杂质沿着电场的方向移动至过滤元件上。

公开(公告)号：CN110828303A

公开(公告)日：2020-02-21

申请号：CN201910450703.7

申请日：2019-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建惟 ,  郑雅如 ,  张庆裕 ,  林进祥

IPC: H01L21/027 ,  H01L21/768

Abstract: 一种集成电路制造方法，包括在基板上形成含金属材料层、图案化含金属材料层，其中图案化的含金属材料层具有平均粗糙度、以及电化学处理图案化的含金属材料层以降低平均粗糙度。可以通过将图案化的含金属材料层暴露于导电溶液，并且在图案化的含金属材料层与暴露于溶液的相对电极之间施加电位来实施处理，使得处理降低了图案化的含金属材料层的平均粗糙度。导电溶液可包括溶解在水、醇及/或表面活性剂中的离子化合物。

公开(公告)号：CN110648904A

公开(公告)日：2020-01-03

申请号：CN201910568264.X

申请日：2019-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建惟 ,  张庆裕 ,  张尚文 ,  陈彦豪

IPC: H01L21/027

Abstract: 本公开涉及用于制造半导体器件的图案形成方法和材料。在图案形成方法中，在下层上方形成底层。在底层上方形成中间层。在中间层上方形成抗蚀剂图案。通过使用抗蚀剂图案作为蚀刻掩模对中间层进行图案化。通过使用经图案化的中间层对底层进行图案化。对下层进行图案化。中间层包含50wt％或更多的硅和有机材料。在前述和后述实施例中的一个或多个中，在形成中间层之后进一步实施退火操作。

公开(公告)号：CN110314441A

公开(公告)日：2019-10-11

申请号：CN201810297612.X

申请日：2018-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建惟 ,  杨立柏 ,  张庆裕

IPC: B01D35/18 ,  B01D35/06 ,  H01L21/67

Abstract: 本申请提供一种过滤装置及过滤在半导体制造中使用的流体的方法，该过滤装置包括一壳体、一过滤元件、及一温度控制单元。壳体具有一入口及一出口，其中入口允许一流体流入壳体，而出口允许流体流出壳体。过滤元件设置于入口与出口之间，用以经由一吸附方式过滤流过过滤元件的流体中的杂质。温度控制单元配置用以控制过滤元件的温度，以改变过滤元件的吸收率。

公开(公告)号：CN108231547A

公开(公告)日：2018-06-29

申请号：CN201710367867.4

申请日：2017-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖韦翰 ,  王建惟 ,  张庆裕 ,  林进祥

IPC: H01L21/027 ,  H01L21/033

CPC classification number: H01L21/0332 ,  G03F7/094 ,  G03F7/11 ,  G03F7/162 ,  G03F7/2004 ,  H01L21/02115 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/02307 ,  H01L21/02312 ,  H01L21/0273

Abstract: 提供改质基板的方法与材料组成。图案化基板以包含多个结构。结构包含第一子集，其具有一或多个实质上钝性的表面。在多种实施例中，沉积底漆材料于基板上、结构上、以及实质上钝性的表面上。举例来说，沉积的底漆材料至少键合至实质上钝性的表面。此外，沉积的底漆材料提供改质的基板表面。在沉积底漆材料后，旋转涂布层状物于改质的基板表面上，其中旋转涂布的层状物实质上平坦。

公开(公告)号：CN111474823B

公开(公告)日：2023-03-31

申请号：CN202010397361.X

申请日：2016-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑雅玲 ,  张庆裕 ,  王建惟 ,  陈彦豪

IPC: G03F7/00 ,  G03F7/004

Abstract: 本发明的更广泛形式之一涉及制造半导体器件的法。方法包括将光刻胶层曝光于辐射源以及将硬化剂应用于光刻胶层。因此，在应用硬化剂之后，光刻胶层的第一部分具有比光刻胶层的第二部分更高的玻璃化转变温度、更高的机械强度。本发明实施例涉及光刻工艺和材料。

公开(公告)号：CN110648904B

公开(公告)日：2023-03-14

申请号：CN201910568264.X

申请日：2019-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建惟 ,  张庆裕 ,  张尚文 ,  陈彦豪

IPC: H01L21/027

Abstract: 本公开涉及用于制造半导体器件的图案形成方法和材料。在图案形成方法中，在下层上方形成底层。在底层上方形成中间层。在中间层上方形成抗蚀剂图案。通过使用抗蚀剂图案作为蚀刻掩模对中间层进行图案化。通过使用经图案化的中间层对底层进行图案化。对下层进行图案化。中间层包含50wt％或更多的硅和有机材料。在前述和后述实施例中的一个或多个中，在形成中间层之后进一步实施退火操作。

公开(公告)号：CN108231549B

公开(公告)日：2021-10-26

申请号：CN201710673891.0

申请日：2017-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  林纬良 ,  张雅惠 ,  严永松 ,  洪继正 ,  王建惟 ,  刘如淦 ,  陈燕铭 ,  林进祥 ,  陈桂顺 ,  龙元祥 ,  丁致远 ,  张庆裕

IPC: H01L21/027 ,  H01L21/033

Abstract: 一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成孔洞；沿着第一方向施加第一定向蚀刻至孔洞的内侧壁；以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁，其中第二方向与第一方向不同。

公开(公告)号：CN111474823A

公开(公告)日：2020-07-31

申请号：CN202010397361.X

申请日：2016-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑雅玲 ,  张庆裕 ,  王建惟 ,  陈彦豪

IPC: G03F7/00 ,  G03F7/004

Abstract: 本发明的更广泛形式之一涉及制造半导体器件的法。方法包括将光刻胶层曝光于辐射源以及将硬化剂应用于光刻胶层。因此，在应用硬化剂之后，光刻胶层的第一部分具有比光刻胶层的第二部分更高的玻璃化转变温度、更高的机械强度。本发明实施例涉及光刻工艺和材料。

公开(公告)号：CN110660651A

公开(公告)日：2020-01-07

申请号：CN201910575179.6

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄景弘 ,  王建惟 ,  张尚文 ,  张庆裕

IPC: H01L21/027 ,  G03F7/20 ,  G03F7/26

Abstract: 方法包括形成底层于半导体基板上，其中底层包括键合至第一交联剂与第二交联剂的聚合物，第一交联剂设置为紫外线活化，而第二交联剂设置为第一温度的热活化。方法接着使底层暴露至紫外线源以活化第一交联剂，进而形成曝光的底层。方法还包括烘烤曝光的底层，其中烘烤步骤活化第二交联剂。