-
公开(公告)号：CN101145523A
公开(公告)日：2008-03-19
申请号：CN200710086796.7
申请日：2007-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213 , H01L21/306 , H01L21/308
CPC classification number: H01L31/1884 , Y02E10/50
Abstract: 本发明是有关于一种图案化氧化铟锡薄膜的方法，该图案化氧化铟锡薄膜的方法至少包括下列步骤：形成一覆盖层于该氧化铟锡薄膜上；以及将该氧化铟锡薄膜的复数个暴露区域暴露在一气相蚀刻剂下，其中该气相蚀刻剂至少包括水。本发明包含形成覆盖层于此氧化铟锡薄膜上，以及将氧化铟锡薄膜的暴露区域暴露在水电浆下，利用水电浆来进行导电且透光的氧化铟锡薄膜的图案化。由于水电浆对氧化铟锡薄膜与上方的覆盖层和下方的介电层或基材之间具有优异的蚀刻选择比，因此经图案化后，可以获得相当优异的氧化铟锡薄膜边缘外型。再者，水电浆方法适用于包含氧化铟锡图案化的许多制程，这些制程包括但并不限于光学微机电系统的制程。
-
公开(公告)号：CN1941279A
公开(公告)日：2007-04-04
申请号：CN200610078447.6
申请日：2006-05-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种使用纯H2O等离子体的原位实施方法，用来从基材或晶圆移除光阻层，而不会在基材或晶圆上累积电荷。以及，一种使用纯H2O等离子体或纯H2O蒸气的原位实施方法，用来从此基材或晶圆表面移除或释放经由一个或多个集成电路建构制程所累积的电荷。
-
公开(公告)号：CN115863170A
公开(公告)日：2023-03-28
申请号：CN202210813126.5
申请日：2022-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/283 , H01L29/78 , H01L29/417
Abstract: 本文描述了半导体器件和制造半导体器件的方法。方法包括形成穿过介电层的第一开口，该第一开口暴露导电区域。在形成第一开口之后使用湿清洁，并且在湿清洁第一开口之后处理第一开口，处理第一开口包括将侧壁处理前体和底部处理前体转变为第一等离子体混合物，侧壁处理前体不同于底部处理前体。在处理第一开口之后，用导电材料填充第一开口。
-
公开(公告)号：CN110556288A
公开(公告)日：2019-12-10
申请号：CN201910063040.3
申请日：2019-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , G03F7/42
Abstract: 灰化工艺与装置经由二次反应形成灰化气体的自由基。本申请披露一种半导体装置的形成方法，其包括：自第一气体产生第一等离子体；在一晶圆处理腔室中，使该第一等离子体扩散穿过第一气体分布板，以形成一第一低能量区；使该第一等离子体自该第一低能量区穿过第二气体分布板，以形成一基板处理区；以及供应第二气体至该基板处理区中，其中该第一等离子体能量化该第二气体，以形成该第二气体的自由基，其中该第二气体的自由基自一基板剥除一层状物。第一气体与第二气体反应，以能量化该第二气体。能量化的第二气体用于自基板灰化光刻胶层。
-
公开(公告)号：CN110957356B
公开(公告)日：2023-05-23
申请号：CN201910921660.6
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/78 , H01L21/336
Abstract: 一种半导体装置制造方法，包括蚀刻通孔通过介电层和蚀刻停止层(ESL)到源极/漏极接点、在源极/漏极接点的顶表面中形成凹陷，使得源极/漏极接点的顶表面是凹的、以及在通孔的侧壁上形成氧化物衬垫。氧化物衬垫捕捉藉由蚀刻通过介电层和蚀刻停止层的通孔所留下的杂质，其中蚀刻步骤、形成凹陷的步骤以及形成氧化物衬垫的步骤在第一腔室中执行。半导体装置制造方法更包括执行移除氧化物衬垫的预清洗和在通孔中沉积金属。
-
Patent Agency Ranking
公开(公告)号：CN111681959B
公开(公告)日：2023-04-28
申请号：CN201910688687.5
申请日：2019-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本公开涉及用于制作半导体器件的方法。一种方法包括：在第一半导体区域之上形成第一高k电介质层；在第二半导体区域之上形成第二高k电介质层；形成第一金属层，所述第一金属层包括位于所述第一高k电介质层之上的第一部分和位于所述第二高k电介质层之上的第二部分；在所述第一金属层的所述第二部分之上形成蚀刻掩模；以及蚀刻所述第一金属层的所述第一部分。所述蚀刻掩模保护所述第一金属层的所述第二部分。使用亚稳态等离子体来灰化所述蚀刻掩模。然后在所述第一高k电介质层之上形成第二金属层。
-
公开(公告)号：CN112490191A
公开(公告)日：2021-03-12
申请号：CN202010927951.9
申请日：2020-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/28 , H01L27/092 , H01L29/49
Abstract: 本公开涉及一种半导体装置与其形成方法，此处公开改善的功函数层与其形成方法。在一实施例中，方法包括形成自基板延伸的半导体鳍状物；沉积介电层于半导体鳍状物上；沉积第一功函数层于介电层上；以及暴露第一功函数层至第一反应气体的介稳态等离子体、生成气体的介稳态等离子体、与第二反应气体的介稳态等离子体，其中第一反应气体与第二反应气体不同。
-
公开(公告)号：CN112490191B
公开(公告)日：2025-04-22
申请号：CN202010927951.9
申请日：2020-09-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及一种半导体装置与其形成方法，此处公开改善的功函数层与其形成方法。在一实施例中，方法包括形成自基板延伸的半导体鳍状物；沉积介电层于半导体鳍状物上；沉积第一功函数层于介电层上；以及暴露第一功函数层至第一反应气体的介稳态等离子体、生成气体的介稳态等离子体、与第二反应气体的介稳态等离子体，其中第一反应气体与第二反应气体不同。
-
公开(公告)号：CN115084017A
公开(公告)日：2022-09-20
申请号：CN202110920471.4
申请日：2021-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 提供了利用减少或消除材料分离的远程等离子体工艺的半导体器件和制造方法。通过减少材料分离，可以在更光滑的界面上沉积上面的导电材料。通过在更光滑的界面上沉积，可以避免沉积的材料的整体损失，这改善了整体良率。
-
公开(公告)号：CN114864500A
公开(公告)日：2022-08-05
申请号：CN202210275753.8
申请日：2022-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体元件及其制造方法，制造方法包含形成栅极结构于半导体基板上；沉积含碳密封层于栅极结构之上；沉积含氮密封层于含碳密封层之上；引入含氧前驱物于含氮密封层上；加热基板使含氧前驱物解离成氧自由基，以将氧自由基掺杂至含氮密封层中；于加热基板后，蚀刻含氮密封层及含碳密封层，使得含氮密封层及含碳密封层的剩余物留在栅极结构的侧壁上作为栅极间隙壁。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.029 seconds)
