-
公开(公告)号：CN110970553A
公开(公告)日：2020-04-07
申请号：CN201910897145.9
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及集成电路和形成集成电路的方法。一种形成集成电路的方法，包括：形成磁性隧道结(MTJ)堆叠层；在MTJ堆叠层上方沉积导电蚀刻停止层；在导电蚀刻停止层上方沉积导电硬掩模；以及图案化导电硬掩模以形成蚀刻掩模。图案化被导电蚀刻停止层停止。方法还包括：使用蚀刻掩模来蚀刻导电蚀刻停止层以定义图案；以及蚀刻MTJ堆叠层以形成MTJ堆叠。
-
公开(公告)号：CN105977200B
公开(公告)日：2019-07-05
申请号：CN201510824222.X
申请日：2015-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/31144 , H01L21/0273 , H01L21/31116 , H01L21/32139 , H01L21/76811 , H01L21/76813 , H01L23/53295
Abstract: 本发明的实施例提供一种用于形成半导体器件结构的方法。方法包括提供衬底并且在衬底上形成底层、中间层和顶层。方法还包括：图案化顶层，以形成图案化的顶层，并且通过包括等离子体工艺的图案化工艺来图案化中间层，以形成图案化的中间层。通过使用包括氢气(H2)的混合气体来执行等离子体工艺。方法还包括：控制氢气(H2)的流量，以改善中间层对于顶层的蚀刻选择性，并且图案化的中间层包括第一部分和与第一部分平行的第二部分，以及介于第一部分与第二部分之间的间距。本发明的实施例还涉及具有小线间距和小端‑端间隔的半导体器件结构的形成方法。
-
公开(公告)号：CN111129067A
公开(公告)日：2020-05-08
申请号：CN201911043521.4
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及具有磁性隧道结的半导体器件。本公开提供了具有磁性隧道结的半导体器件。一种半导体器件包括：衬底；存储器阵列，位于衬底上方，存储器阵列包括第一磁性隧道结(MTJ)，其中第一MTJ位于衬底上方的第一电介质层中；以及电阻器电路，位于衬底上方，电阻器电路包括第二MTJ，其中第二MTJ位于第一电介质层中。
-
公开(公告)号：CN113140672B
公开(公告)日：2024-11-12
申请号：CN202110054250.3
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及方法。在一个实施例中，一种方法包括：在半导体衬底上方形成第一金属间电介质(IMD)层；在第一IMD层上方形成底部电极层；在底部电极层上方形成磁性隧道结(MTJ)薄膜堆叠；在MTJ薄膜堆叠上方形成第一顶部电极层；形成覆盖第一顶部电极层的第一区域的保护掩模，第一顶部电极层的第二区域未被保护掩模覆盖；在保护掩模和第一顶部电极层上方形成第二顶部电极层；以及利用离子束蚀刻(IBE)工艺对第二顶部电极层、第一顶部电极层、MTJ薄膜堆叠、底部电极层和第一IMD层进行图案化以形成MRAM单元，其中，保护掩模在IBE工艺期间被蚀刻。
-
公开(公告)号：CN111106236B
公开(公告)日：2023-11-10
申请号：CN201910700730.5
申请日：2019-07-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及用于形成半导体的方法以及半导体器件。一种方法包括形成磁隧道结(MTJ)堆叠层，其包括：沉积底部电极层；在底部电极层之上沉积底部磁电极层；在底部磁电极层之上沉积隧道阻挡层；在隧道阻挡层之上沉积顶部磁电极层；以及在顶部磁电极层之上沉积顶部电极层。该方法还包括对MTJ堆叠层进行图案化以形成MTJ；以及在MTJ的侧壁上执行钝化工艺以形成保护层。钝化工艺包括使MTJ的侧壁表面部分与工艺气体反应，所述工艺气体包括选自由氧、氮、碳及其组合组成的组的元素。
-
Patent Agency Ranking
公开(公告)号：CN110970553B
公开(公告)日：2023-04-28
申请号：CN201910897145.9
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及集成电路和形成集成电路的方法。一种形成集成电路的方法，包括：形成磁性隧道结(MTJ)堆叠层；在MTJ堆叠层上方沉积导电蚀刻停止层；在导电蚀刻停止层上方沉积导电硬掩模；以及图案化导电硬掩模以形成蚀刻掩模。图案化被导电蚀刻停止层停止。方法还包括：使用蚀刻掩模来蚀刻导电蚀刻停止层以定义图案；以及蚀刻MTJ堆叠层以形成MTJ堆叠。
-
公开(公告)号：CN105810632B
公开(公告)日：2019-07-05
申请号：CN201510371909.2
申请日：2015-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/311
CPC classification number: H01L21/76808 , H01L21/31138 , H01L21/76811 , H01L21/76813 , H01L21/76814
Abstract: 提供一种用于形成互连结构的方法。该方法包括提供衬底。该方法还包括在衬底上形成介电层，并且介电层包括极低k(ELK)介电层。该方法包括在介电层中形成通孔以及在通孔中和在介电层上形成光刻胶。该方法还包括通过使用CxHyOz气体的等离子体工艺去除光刻胶并且在通孔中形成导电结构。本发明还涉及用于防止极低k介电层在等离子体工艺期间被损害的方法。
-
公开(公告)号：CN111129067B
公开(公告)日：2022-09-16
申请号：CN201911043521.4
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及具有磁性隧道结的半导体器件。本公开提供了具有磁性隧道结的半导体器件。一种半导体器件包括：衬底；存储器阵列，位于衬底上方，存储器阵列包括第一磁性隧道结(MTJ)，其中第一MTJ位于衬底上方的第一电介质层中；以及电阻器电路，位于衬底上方，电阻器电路包括第二MTJ，其中第二MTJ位于第一电介质层中。
-
公开(公告)号：CN111106236A
公开(公告)日：2020-05-05
申请号：CN201910700730.5
申请日：2019-07-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及用于形成半导体的方法以及半导体器件。一种方法包括形成磁隧道结(MTJ)堆叠层，其包括：沉积底部电极层；在底部电极层之上沉积底部磁电极层；在底部磁电极层之上沉积隧道阻挡层；在隧道阻挡层之上沉积顶部磁电极层；以及在顶部磁电极层之上沉积顶部电极层。该方法还包括对MTJ堆叠层进行图案化以形成MTJ；以及在MTJ的侧壁上执行钝化工艺以形成保护层。钝化工艺包括使MTJ的侧壁表面部分与工艺气体反应，所述工艺气体包括选自由氧、氮、碳及其组合组成的组的元素。
-
公开(公告)号：CN105742233B
公开(公告)日：2019-04-26
申请号：CN201510610877.7
申请日：2015-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/311
Abstract: 提供了一种用于形成半导体器件结构的方法。该方法包括：在半导体衬底上方形成介电层和在介电层上方形成硬掩模层。该方法也包括实施等离子体蚀刻工艺以蚀刻硬掩模层从而形成开口，并且在等离子体蚀刻工艺中使用的气体混合物包括含氮气体、含卤素气体和含碳气体。气体混合物的含氮气体的体积浓度在从约20％至约30％的范围内。气体混合物中的含碳气体与含卤素气体的体积浓度比等于约0.3。该方法还包括通过硬掩模层中的开口蚀刻介电层以在介电层中形成部件开口。该方法还包括在部件开口中形成导电材料。本发明实施例涉及用于形成具有部件开口的半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.028 seconds)
