-
公开(公告)号：CN114883268A
公开(公告)日：2022-08-09
申请号：CN202210124937.4
申请日：2022-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体结构及其形成方法。薄膜晶体管包括位于基底之上的有源层、包括第一栅极介电质及第一栅极电极的堆叠且位于有源层的第一表面上的第一栅极堆叠，接触有源层的第一表面的周边部分且沿第一水平方向以第一栅极电极彼此横向地间隔开的一对第一接触电极、接触有源层的与有源层的第一表面垂直地间隔开的第二表面的第二接触电极，以及包括第二栅极介电质及第二栅极电极的相应堆叠且位于有源层的第二表面的相应周边部分上的一对第二栅极堆叠。
-
公开(公告)号：CN114914300A
公开(公告)日：2022-08-16
申请号：CN202210065624.6
申请日：2022-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78
Abstract: 一种公开的半导体器件包括衬底、形成于衬底上的栅极、形成在栅极上的栅极介电层、与栅极的第一侧相邻的源极以及与栅极的第二侧相邻的漏极。由蚀刻停止层和/或高介电常数层形成的栅极介电层将源极与栅极和与衬底分开，并将漏极与栅极和与衬底分开。第一氧化层和第二氧化层形成于栅极介电层上，并且位于栅极的第一侧上且与源极相邻，以及位于栅极的第二侧上且与漏极相邻。半导体层形成于第一氧化层、第二氧化层、源极、漏极和栅极介电层之上。
-
公开(公告)号：CN113921399A
公开(公告)日：2022-01-11
申请号：CN202111101274.6
申请日：2021-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/786 , H01L29/10
Abstract: 可以在衬底上方形成平坦绝缘间隔件层，并且可以在平坦绝缘间隔件层上方形成半导体材料层、薄膜晶体管(TFT)栅极介电层和栅电极的组合。在它们之上形成介电基质层。可以穿过半导体材料层的端部上方的介电基质层形成源极侧通孔腔和漏极侧通孔腔。通过改变半导体材料层的端部的晶格常数，可以在半导体材料层的端部之间生成机械应力。机械应力可以增强半导体材料层的沟道部分中的电荷载流子的迁移率。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113380899A
公开(公告)日：2021-09-10
申请号：CN202110604364.0
申请日：2021-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/786 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/34
Abstract: 半导体器件包括：第一介电层；栅电极，嵌入在第一介电层内；层堆叠件，包括栅极介电层；沟道层，包括半导体金属氧化物材料；以及第二介电层；以及源电极和漏电极，嵌入在第二介电层中并且接触沟道层的顶面的相应部分。栅电极、栅极介电层、沟道层、源电极和漏电极的组合形成晶体管。沟道层的位于栅电极上面的底面的外围的总长度等于栅电极的宽度或是栅电极的宽度的两倍，并且栅电极材料在沟道层侧壁上的再溅射最小化。本申请的实施例还涉及半导体结构、晶体管和形成晶体管器件的方法。
-
公开(公告)号：CN110010759B
公开(公告)日：2023-04-25
申请号：CN201811393096.7
申请日：2018-11-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。
-
Patent Agency Ranking
公开(公告)号：CN113394221A
公开(公告)日：2021-09-14
申请号：CN202110617652.X
申请日：2021-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11504 , H01L27/11507 , H01L27/11509 , H01L27/11514 , H01L27/22 , H01L27/24
Abstract: 本发明的实施例提供了一种存储器件及其制造方法，所述存储装置包括衬底、设置在衬底上的薄膜晶体管(TFT)；以及设置在所述衬底上并且与所述TFT重叠的存储单元。TFT被配置为有选择地向存储单元供电。
-
公开(公告)号：CN110010759A
公开(公告)日：2019-07-12
申请号：CN201811393096.7
申请日：2018-11-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。
-
公开(公告)号：CN113140672B
公开(公告)日：2024-11-12
申请号：CN202110054250.3
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及方法。在一个实施例中，一种方法包括：在半导体衬底上方形成第一金属间电介质(IMD)层；在第一IMD层上方形成底部电极层；在底部电极层上方形成磁性隧道结(MTJ)薄膜堆叠；在MTJ薄膜堆叠上方形成第一顶部电极层；形成覆盖第一顶部电极层的第一区域的保护掩模，第一顶部电极层的第二区域未被保护掩模覆盖；在保护掩模和第一顶部电极层上方形成第二顶部电极层；以及利用离子束蚀刻(IBE)工艺对第二顶部电极层、第一顶部电极层、MTJ薄膜堆叠、底部电极层和第一IMD层进行图案化以形成MRAM单元，其中，保护掩模在IBE工艺期间被蚀刻。
-
公开(公告)号：CN113921399B
公开(公告)日：2024-08-27
申请号：CN202111101274.6
申请日：2021-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/786 , H01L29/10
Abstract: 可以在衬底上方形成平坦绝缘间隔件层，并且可以在平坦绝缘间隔件层上方形成半导体材料层、薄膜晶体管(TFT)栅极介电层和栅电极的组合。在它们之上形成介电基质层。可以穿过半导体材料层的端部上方的介电基质层形成源极侧通孔腔和漏极侧通孔腔。通过改变半导体材料层的端部的晶格常数，可以在半导体材料层的端部之间生成机械应力。机械应力可以增强半导体材料层的沟道部分中的电荷载流子的迁移率。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113540100B
公开(公告)日：2024-02-09
申请号：CN202110728558.1
申请日：2021-06-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器结构包括：第一字线和第二字线；在该第一字线和该第二字线上设置的高k介电层；在该高k介电层上设置的沟道层并且该沟道层包括半导体材料；电接触该沟道层的第一源极电极和第二源极电极；在该第一源极电极和该第二源极电极之间的该沟道层上设置的第一漏极电极；电连接至该第一漏极电极的存储器单元；以及电连接至该存储器单元的位线。本申请的实施例还涉及形成存储器结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
