公开(公告)号：CN112420599A

公开(公告)日：2021-02-26

申请号：CN202010668756.9

申请日：2020-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴品仁 ,  姚欣洁 ,  吕志伟 ,  李忠儒

IPC: H01L21/768

Abstract: 提供半导体装置及半导体装置的形成方法。根据本公开实施例，一种半导体装置的形成方法包括：提供工件，包括：位于第一介电层中的一金属部件、位于此金属部件上的蚀刻停止层、位于此蚀刻停止层上的第二介电层、位于此第二介电层上的第三介电层、具有沟槽的图案化硬遮罩。此方法还包括：形成导孔开口(via opening)穿过此图案化硬遮罩中的此沟槽、此第二介电层、此第三介电层以及此蚀刻停止层，以露出此金属部件，沉积金属层于此沟槽及此导孔开口中，以分别形成金属线及金属接触导孔，且沉积此金属层于此工件上，移除位于此金属线及此金属接触导孔之间的此图案化硬遮罩，以及沉积第四介电层于此金属线及此金属接触导孔之间。

公开(公告)号：CN112509973A

公开(公告)日：2021-03-16

申请号：CN202010966146.7

申请日：2020-09-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴品仁 ,  吕志伟 ,  李忠儒

IPC: H01L21/768 ,  H01L21/033 ,  H01L23/522

Abstract: 本公开涉及半导体装置及其制造方法，特别涉及一种形成半导体装置的方法。形成半导体装置的一例示性方法包含接收包含基板以及基板上方的第一硬遮罩的结构，第一硬遮罩具有分开的至少两个部分；以空隙于间隔物之间地沿着第一硬遮罩的上述至少两个部分的侧壁形成间隔物；形成第二硬遮罩于空隙中；形成第一切口于第一硬遮罩的上述至少两个部分中；形成第二切口于第二硬遮罩中；以及沉积切割硬遮罩于第一切口以及第二切口中。

公开(公告)号：CN110957419A

公开(公告)日：2020-04-03

申请号：CN201910919993.5

申请日：2019-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  戴品仁 ,  李忠儒

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本发明实施例提供了一种磁性存储装置、形成方法及形成磁性随机存取存储器的方法，其中磁性存储装置包含底电极、设置于底电极上的磁性穿隧接面，以及设置于磁性穿隧接面上的顶电极，其中顶电极包含第一顶电极层和于第一顶电极层上的第二顶电极层，且第二顶电极层厚于第一顶电极层。

公开(公告)号：CN110010759B

公开(公告)日：2023-04-25

申请号：CN201811393096.7

申请日：2018-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏惠娴 ,  林仲德 ,  蔡瀚霆 ,  彭泰彦 ,  戴品仁 ,  李乾铭 ,  赖昇志 ,  温伟志

IPC: H10N50/01 ,  H10N50/10 ,  H10B61/00

Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。

公开(公告)号：CN113270311A

公开(公告)日：2021-08-17

申请号：CN202110268584.0

申请日：2021-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴品仁 ,  吕志伟 ,  李忠儒

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开提供一种半导体配置的形成方法。上述半导体配置包括基板上方的第一介电层，第一介电层上方的金属层，穿过金属层和第一介电层的第一导电结构，穿过金属层和第一介电层的第二导电结构以及将第一导电结构耦合到第二导电结构的第三导电结构，且第三导电结构覆盖在第一导电结构和第二导电结构之间的金属层之第一部分上方，其中金属层和第一导电结构或第二导电结构中的至少一个之间存在界面。

公开(公告)号：CN112563192A

公开(公告)日：2021-03-26

申请号：CN202010817998.X

申请日：2020-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  戴品仁 ,  李忠儒

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/532

Abstract: 一种半导体结构的形成方法，半导体结构包括导电结构位于半导体基板上；通孔位于导电结构上的第一层间介电层中；以及含金属的蚀刻停止层位于通孔上，其中含金属的蚀刻停止层包括第一金属且对含氟蚀刻剂的蚀刻具有抗性。半导体结构亦包含导电线路位于含金属的蚀刻停止层上，其中导电线路包括第二金属且会被含氟蚀刻剂蚀刻，而第二金属与第一金属不同，且其中通孔设置为使导电线路内连线至导电结构。此外，半导体结构包括第二层间介电层位于第一层间介电层上。

公开(公告)号：CN110010759A

公开(公告)日：2019-07-12

申请号：CN201811393096.7

申请日：2018-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏惠娴 ,  林仲德 ,  蔡瀚霆 ,  彭泰彦 ,  戴品仁 ,  李乾铭 ,  赖昇志 ,  温伟志

IPC: H01L43/12 ,  H01L27/22 ,  H01L43/08

Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。

公开(公告)号：CN109786546A

公开(公告)日：2019-05-21

申请号：CN201811307722.6

申请日：2018-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴品仁 ,  李忠儒 ,  林仲德 ,  吕志伟 ,  田希文 ,  彭泰彦 ,  李乾铭 ,  廖韦豪

IPC: H01L43/12 ,  H01L43/08 ,  H01L43/02

Abstract: 本揭露描述一种磁隧道接面结构形成方法，利用离子束蚀刻制程而非反应性离子蚀刻制程的方法，用以形成磁隧道接面(magnetic tunnel junction；MTJ)结构。例如，此方法包括在互连层上形成磁隧道接面结构层，互连层包括第一区域及第二区域。此方法进一步包括沉积遮罩层于第一区域中的磁隧道接面结构层上方，及形成遮蔽结构于第二区域中的磁隧道接面结构层上方。此方法亦包括以离子束蚀刻制程蚀刻遮蔽结构之间的磁隧道接面结构层，以在互连层的第二区域中的介层孔上方形成磁隧道接面结构；及利用离子束蚀刻制程移除互连层的第一区域中的遮罩层、顶部电极、磁隧道接面堆叠，及底部电极的一部分。