公开(公告)号：CN115332156A

公开(公告)日：2022-11-11

申请号：CN202210670050.5

申请日：2022-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  李忠儒 ,  吕志伟 ,  田希文 ,  廖韦豪 ,  戴羽腾

IPC: H01L21/768

Abstract: 在一些实施例中，本公开关于一种集成芯片，所述集成芯片包括设置在基板上方的第一互连介电层。互连线延伸穿过第一互连介电层，且阻障结构直接设置在互连线上方。集成芯片还包括设置在阻障结构上方且围绕阻障结构的外侧壁的蚀刻停止层。第二互连介电层设置在蚀刻停止层上方，且互连导孔延伸穿过第二互连介电层、蚀刻停止层及阻障结构以接触互连线。

公开(公告)号：CN115148662A

公开(公告)日：2022-10-04

申请号：CN202210579597.4

申请日：2022-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  戴羽腾 ,  姚欣洁 ,  李忠儒

IPC: H01L21/768

Abstract: 本公开的一些实施例提出一种半导体结构。半导体结构包括一第一导电线，设置于一基底上。一介电衬层沿第一导电线的侧壁及上表面排列，且由一第一介电层所横向环绕。介电衬层及第一介电层为不同的材料。一导电介层连接窗(via)设置于第一导电线上方的一第二介电层内。导电介层连接窗具有一第一下表面位于第一介电层上及一第二下表面位于第一下表面下方及第一导电线上方。

公开(公告)号：CN112509973A

公开(公告)日：2021-03-16

申请号：CN202010966146.7

申请日：2020-09-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴品仁 ,  吕志伟 ,  李忠儒

IPC: H01L21/768 ,  H01L21/033 ,  H01L23/522

Abstract: 本公开涉及半导体装置及其制造方法，特别涉及一种形成半导体装置的方法。形成半导体装置的一例示性方法包含接收包含基板以及基板上方的第一硬遮罩的结构，第一硬遮罩具有分开的至少两个部分；以空隙于间隔物之间地沿着第一硬遮罩的上述至少两个部分的侧壁形成间隔物；形成第二硬遮罩于空隙中；形成第一切口于第一硬遮罩的上述至少两个部分中；形成第二切口于第二硬遮罩中；以及沉积切割硬遮罩于第一切口以及第二切口中。

公开(公告)号：CN115332157A

公开(公告)日：2022-11-11

申请号：CN202210670212.5

申请日：2022-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴羽腾 ,  田希文 ,  廖韦豪 ,  姚欣洁 ,  吕志伟 ,  李忠儒

IPC: H01L21/768 ,  H01L21/8234

Abstract: 在一些实施例中，本公开是关于一种集成芯片，包括一第一内连接介电层，排置于一基底上；一第二内连接介电层，排置于第一内连接介电层上；以及一内连接导电结构，排置于第二内连接介电层内。内连接导电结构包括一外部，其包括第一导电材料。再者，内连接导电结构包括一中心部，具有多个最外层侧壁由内连接导电结构的外部所环绕。此中心部包括不同于第一导电材料的一第二导电材料。

公开(公告)号：CN113540032A

公开(公告)日：2021-10-22

申请号：CN202110652634.5

申请日：2021-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  戴羽腾 ,  李忠儒

IPC: H01L23/528 ,  H01L21/768

Abstract: 本发明实施例涉及一种集成芯片，包括位于基板上的一对第一金属线。第一层间介电(interlayer dielectric，ILD)层横向位于该对第一金属线之间。第一ILD层包括第一介电材料。一对间隔物位于第一ILD层的两侧，且通过一对空腔(cavities)与第一ILD层横向分隔。该对间隔物包括第二介电材料。此外，该对空腔是由第一ILD层的相对侧壁以及面向第一ILD层的该对间隔物的多个侧壁所定义。

公开(公告)号：CN113013142A

公开(公告)日：2021-06-22

申请号：CN202011502927.7

申请日：2020-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴羽腾 ,  姚欣洁 ,  吕志伟 ,  李忠儒

IPC: H01L23/538 ,  H01L21/768

Abstract: 本公开涉及一种集成芯片，集成芯片包含一下导电结构，下导电结构设置于一基板的上方。一蚀刻停止层被设置于下导电结构的上方，且一第一内连接介电层被设置于蚀刻停止层的上方。集成芯片还包含一内连接通孔，内连接通孔延伸通过第一内连接介电层与蚀刻停止层，以与下导电结构直接接触。一保护层围绕内连接通孔的最外侧壁。

公开(公告)号：CN115132685A

公开(公告)日：2022-09-30

申请号：CN202210492116.6

申请日：2022-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  戴羽腾 ,  吕志伟 ,  姚欣洁 ,  李忠儒

IPC: H01L23/48 ,  H01L21/768

Abstract: 本公开提出一种互连结构。互连结构包含导电层的第一部分、邻近导电层的第一部分设置的导电层的第二部分以及在导电层的第一和第二部分之间设置的介电泡沫。介电泡沫包含用二氧化碳气体填充的流体间隙。

公开(公告)号：CN114823330A

公开(公告)日：2022-07-29

申请号：CN202210087925.9

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴羽腾 ,  姚欣洁 ,  吕志伟 ,  李忠儒

IPC: H01L21/3213 ,  H01L21/768

Abstract: 半导体装置的形成方法，形成互连结构的方法使用直接金属蚀刻方式，以形成且填充金属间隙。所述方法可包括直接蚀刻第一金属层以形成多个金属图案。金属图案彼此可被多个凹槽间隔开。可形成介电间隔物，沿着每个凹槽的侧壁延伸。可以导电材料填充所述凹槽，以形成多个第二金属图案。通过直接蚀刻金属膜，此技术允许降低线宽粗糙度。所公开的结构可以具有增加的可靠度、较佳的电阻电容(RC)性能及降低的寄生电容的优点。

公开(公告)号：CN113540020A

公开(公告)日：2021-10-22

申请号：CN202110630955.5

申请日：2021-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  李忠儒 ,  吕志伟 ,  田希文 ,  廖韦豪 ,  戴羽腾

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 本发明实施例提出一种半导体结构。半导体结构包括设置在半导体基板上方的互连结构；下层金属线设置在半导体基板上方的第一高度，并延伸穿过第一层间介电层。第二层间介电层设置在半导体基板上方的第二高度并包括第一介电材料。上层金属线设置在半导体基板上方的第三高度。导孔设置在第二高度。导孔在下层金属线和上层金属线之间延伸。保护性介电结构设置在第二高度。保护性介电结构包括保护性介电材料，并且沿着导孔第一组相对侧壁设置，保护性介电材料不同于第一介电材料。

公开(公告)号：CN110957419A

公开(公告)日：2020-04-03

申请号：CN201910919993.5

申请日：2019-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  戴品仁 ,  李忠儒

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本发明实施例提供了一种磁性存储装置、形成方法及形成磁性随机存取存储器的方法，其中磁性存储装置包含底电极、设置于底电极上的磁性穿隧接面，以及设置于磁性穿隧接面上的顶电极，其中顶电极包含第一顶电极层和于第一顶电极层上的第二顶电极层，且第二顶电极层厚于第一顶电极层。