公开(公告)号：CN107230660B

公开(公告)日：2021-06-29

申请号：CN201710182629.6

申请日：2017-03-24

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宏豪 ,  张哲诚 ,  陈文栋 ,  刘又诚 ,  曾鸿辉

IPC分类号： H01L21/768

摘要： 一种半导体装置的制造方法，包含：在介电层的上方，沉积掩模层；图形化掩模层，以形成沟槽；涂覆图形化的光致抗蚀剂，其具有在上述掩模层的上方的部分；以及以图形化的光致抗蚀剂作为蚀刻掩模，蚀刻介电层，在介电层的顶部形成介层窗开口。上述方法还包括移除图形化的光致抗蚀剂；以及蚀刻介电层以形成沟槽与介层窗开口，介层窗开口在沟槽下并连接沟槽，其中使用掩模层作为附加的蚀刻掩模来蚀刻介电层。形成于沟槽与介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的工艺气体而移除。填充沟槽与介层窗开口，分别形成金属线与介层窗。

公开(公告)号：CN107230672B

公开(公告)日：2019-11-05

申请号：CN201710166573.5

申请日：2017-03-20

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宏豪 ,  张哲诚 ,  陈文栋 ,  刘又诚 ,  曾鸿辉

IPC分类号： H01L23/64

摘要： 提供一种方法，包含形成电容，其包含沉积底电极层、沉积电容绝缘层于底电极层上、沉积顶电极层于电容绝缘层上，以及沉积介电层于顶电极层上。以制程气体蚀刻介电层，直到露出顶电极层。在蚀刻介电层时，介电层具有第一蚀刻速率，顶电极层具有第二蚀刻速率，且第一蚀刻速率与第二蚀刻速率的比例高于约5.0。

公开(公告)号：CN107230672A

公开(公告)日：2017-10-03

申请号：CN201710166573.5

申请日：2017-03-20

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宏豪 ,  张哲诚 ,  陈文栋 ,  刘又诚 ,  曾鸿辉

IPC分类号： H01L23/64

摘要： 提供一种方法，包含形成电容，其包含沉积底电极层、沉积电容绝缘层于底电极层上、沉积顶电极层于电容绝缘层上，以及沉积介电层于顶电极层上。以制程气体蚀刻介电层，直到露出顶电极层。在蚀刻介电层时，介电层具有第一蚀刻速率，顶电极层具有第二蚀刻速率，且第一蚀刻速率与第二蚀刻速率的比例高于约5.0。

公开(公告)号：CN107230660A

公开(公告)日：2017-10-03

申请号：CN201710182629.6

申请日：2017-03-24

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宏豪 ,  张哲诚 ,  陈文栋 ,  刘又诚 ,  曾鸿辉

IPC分类号： H01L21/768

CPC分类号： H01L21/76804 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76802 ,  H01L21/76819

摘要： 一种半导体装置的制造方法，包含：在介电层的上方，沉积掩模层；图形化掩模层，以形成沟槽；涂覆图形化的光致抗蚀剂，其具有在上述掩模层的上方的部分；以及以图形化的光致抗蚀剂作为蚀刻掩模，蚀刻介电层，在介电层的顶部形成介层窗开口。上述方法还包括移除图形化的光致抗蚀剂；以及蚀刻介电层以形成沟槽与介层窗开口，介层窗开口在沟槽下并连接沟槽，其中使用掩模层作为附加的蚀刻掩模来蚀刻介电层。形成于沟槽与介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的工艺气体而移除。填充沟槽与介层窗开口，分别形成金属线与介层窗。

公开(公告)号：CN113113350A

公开(公告)日：2021-07-13

申请号：CN202011457562.0

申请日：2020-12-11

申请人： 台湾积体电路制造股份有限公司

发明人： 沈香谷 ,  黄健铭 ,  陈翰仪 ,  吕忠侑 ,  蔡翔宇 ,  吕志弘 ,  陈文栋

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/528

摘要： 提供半导体装置与其形成方法。一实施例的方法包括接收基板，其含有下侧接点结构；沉积第一介电层于基板上；形成金属‑绝缘层‑金属结构于第一介电层上；沉积第二介电层于金属‑绝缘层‑金属结构上；进行第一蚀刻工艺，形成开口延伸穿过第二介电层以露出金属‑绝缘层‑金属结构；进行第二蚀刻工艺，延伸开口穿过金属‑绝缘层‑金属结构，以露出第一介电层；以及进行第三蚀刻工艺，进一步延伸开口穿过第一介电层，以露出下侧接点结构。第一蚀刻工艺与第三蚀刻工艺的蚀刻剂包括氟，而第二蚀刻工艺的蚀刻剂不含氟。

公开(公告)号：CN107452614B

公开(公告)日：2021-07-06

申请号：CN201710248771.6

申请日：2017-04-17

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宏豪 ,  张哲诚 ,  曾鸿辉 ,  陈文栋 ,  刘又诚

IPC分类号： H01L21/311 ,  H01L21/336

摘要： 本发明提供了半导体器件和制造方法，其中，图案化钝化层。在实施例中，使用相同的蚀刻室去除来自图案化工艺的副产物并且同时去除在图案化工艺中利用的光刻胶。在FinFET器件的制造期间，可以使用这种工艺。

公开(公告)号：CN107452614A

公开(公告)日：2017-12-08

申请号：CN201710248771.6

申请日：2017-04-17

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宏豪 ,  张哲诚 ,  曾鸿辉 ,  陈文栋 ,  刘又诚

IPC分类号： H01L21/311 ,  H01L21/336

CPC分类号： H01L21/823431 ,  H01L21/02063 ,  H01L21/02129 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/0273 ,  H01L21/31058 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/823475 ,  H01L21/823481 ,  H01L21/823821 ,  H01L29/66795

摘要： 本发明提供了半导体器件和制造方法，其中，图案化钝化层。在实施例中，使用相同的蚀刻室去除来自图案化工艺的副产物并且同时去除在图案化工艺中利用的光刻胶。在FinFET器件的制造期间，可以使用这种工艺。