发明公开
- 专利标题: 半导体装置的形成方法
- 专利标题(英): Etching Process Control in Forming MIM Capacitor
-
申请号: CN201710166573.5申请日: 2017-03-20
-
公开(公告)号: CN107230672A公开(公告)日: 2017-10-03
- 发明人: 陈宏豪 , 张哲诚 , 陈文栋 , 刘又诚 , 曾鸿辉
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹市
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹市
- 代理机构: 隆天知识产权代理有限公司
- 代理商 冯志云; 王芝艳
- 优先权: 62/312,787 20160324 US 62/323,186 20160415 US 15/420,660 20170131 US
- 主分类号: H01L23/64
- IPC分类号: H01L23/64
摘要:
提供一种方法,包含形成电容,其包含沉积底电极层、沉积电容绝缘层于底电极层上、沉积顶电极层于电容绝缘层上,以及沉积介电层于顶电极层上。以制程气体蚀刻介电层,直到露出顶电极层。在蚀刻介电层时,介电层具有第一蚀刻速率,顶电极层具有第二蚀刻速率,且第一蚀刻速率与第二蚀刻速率的比例高于约5.0。
公开/授权文献
- CN107230672B 半导体装置的形成方法 公开/授权日:2019-11-05
IPC分类: