公开(公告)号：CN106340456A

公开(公告)日：2017-01-18

申请号：CN201510793708.1

申请日：2015-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昭雄 ,  陈豪育 ,  林其渊 ,  赵元舜 ,  李国龙

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/7849 ,  H01L21/02123 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7853 ,  H01L29/1033

Abstract: 在一种制造半导体装置的方法中，形成鳍片结构，包含第一半导体层、置于第一半导体层上的氧化层及置于氧化层上的第二半导体层。形成隔离绝缘层，使得鳍片结构内的第二半导体层突出自隔离绝缘层；而氧化层及第一半导体层则埋于阻隔绝缘层之中。形成第三半导体层于裸露的第二半导体层之上，以形成通道层。藉由此通道层以回复通道宽度，能进行氧化制程以完全形成氧化层，而毋须顾及通道宽度的减小。这使得形成氧化层的制程视窗(process window)变得更广。此外，由于能缩小鳍片结构的宽度(蚀刻制程后)，所以完全形成氧化层的时间可以缩短，因此降低热经历(thermal history)。

公开(公告)号：CN103578953B

公开(公告)日：2016-06-29

申请号：CN201210390924.8

申请日：2012-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁铭彰 ,  林其渊 ,  吴燿光

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/76897 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823437 ,  H01L21/823475 ,  H01L29/66545

Abstract: 公开了一种制造半导体集成电路(IC)的方法。该方法包括接收半导体器件。该方法还包括在位于半导体衬底上的预定区域中的MG堆叠件上形成分步成形硬掩模(SFHM)，实施MG凹陷，在半导体衬底上方沉积MG硬掩模，以及使MG硬掩模凹陷以从预定区域中的MG堆叠件完全去除MG硬掩模。

公开(公告)号：CN106340456B

公开(公告)日：2019-07-16

申请号：CN201510793708.1

申请日：2015-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昭雄 ,  陈豪育 ,  林其渊 ,  赵元舜 ,  李国龙

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/7849 ,  H01L21/02123 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7853

Abstract: 在一种制造半导体装置的方法中，形成鳍片结构，包含第一半导体层、置于第一半导体层上的氧化层及置于氧化层上的第二半导体层。形成隔离绝缘层，使得鳍片结构内的第二半导体层突出自隔离绝缘层；而氧化层及第一半导体层则埋于阻隔绝缘层之中。形成第三半导体层于裸露的第二半导体层之上，以形成通道层。藉由此通道层以回复通道宽度，能进行氧化制程以完全形成氧化层，而毋须顾及通道宽度的减小。这使得形成氧化层的制程视窗(process window)变得更广。此外，由于能缩小鳍片结构的宽度(蚀刻制程后)，所以完全形成氧化层的时间可以缩短，因此降低热经历(thermal history)。

公开(公告)号：CN1992268A

公开(公告)日：2007-07-04

申请号：CN200610146394.7

申请日：2006-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  林其渊 ,  李传英 ,  赵奕婷 ,  陈明贤

IPC: H01L27/04 ,  H01L27/00

CPC classification number: H01L23/5223 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种半导体电容装置。该半导体电容装置包括：介电层以及堆叠电容结构。其中介电层设置于基底上；堆叠电容结构设置于介电层内，其包括第一金属－绝缘层－金属电容以及位于其上方且与其并联的第二金属－绝缘层－金属电容，其中第一及第二金属－绝缘层－金属电容具有各自的上电极板及下电极板与不同组成的电容介电层。本发明能够增加电容的电容量密度，同时维持低的电压线性系数。

公开(公告)号：CN103578953A

公开(公告)日：2014-02-12

申请号：CN201210390924.8

申请日：2012-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁铭彰 ,  林其渊 ,  吴燿光

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/76897 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823437 ,  H01L21/823475 ,  H01L29/66545

Abstract: 本发明公开了一种制造半导体集成电路(IC)的方法。该方法包括接收半导体器件。该方法还包括在位于半导体衬底上的预定区域中的MG堆叠件上形成分步成形硬掩模(SFHM)，实施MG凹陷，在半导体衬底上方沉积MG硬掩模，以及使MG硬掩模凹陷以从预定区域中的MG堆叠件完全去除MG硬掩模。