公开(公告)号：CN107004631B

公开(公告)日：2021-07-06

申请号：CN201480083605.X

申请日：2014-12-24

申请人： 英特尔公司

发明人： S·K·加德纳 ,  W·拉赫马迪 ,  M·V·梅茨 ,  G·杜威 ,  J·T·卡瓦列罗斯 ,  C·S·莫哈帕特拉 ,  A·S·默西 ,  N·M·拉哈尔-乌拉比 ,  N·M·泽利克 ,  T·加尼

IPC分类号： H01L21/762 ,  H01L21/336 ,  H01L29/78

摘要： 本发明的实施例包括纳米线和纳米带晶体管以及形成这样的晶体管的方法。根据实施例，用于形成微电子器件的方法可以包括在沟槽内形成多层叠置体，所述沟槽形成在浅沟槽隔离(STI)层中。多层叠置体可以至少包括沟道层、形成在所述沟道层下方的释放层、以及形成在所述沟道层下方的缓冲层。可以使所述STI层凹陷以使所述STI层的顶表面位于所述释放层的顶表面下方。暴露的释放层通过相对于所述沟道层选择性地蚀刻掉所述释放层而形成在所述沟道层下方。

公开(公告)号：CN108054084A

公开(公告)日：2018-05-18

申请号：CN201810011903.8

申请日：2013-06-24

申请人： 英特尔公司

发明人： H·W·田 ,  S·达斯古普塔 ,  M·拉多萨夫列维奇 ,  B·舒金 ,  S·K·加德纳 ,  S·H·宋 ,  R·S·周

IPC分类号： H01L21/02 ,  H01L21/283 ,  H01L21/285 ,  H01L21/84 ,  H01L27/12 ,  H01L29/06 ,  H01L29/20 ,  H01L29/201 ,  H01L29/423 ,  H01L29/66 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80

CPC分类号： H01L29/2003 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0228 ,  H01L21/0254 ,  H01L21/283 ,  H01L21/28575 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/201 ,  H01L29/42356 ,  H01L29/66462 ,  H01L29/66795 ,  H01L29/7787 ,  H01L29/78 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/802

摘要： 本发明描述了纳米尺度模板结构上的Ⅲ族‑N晶体管。Ⅲ‑N半导体沟道形成在Ⅲ‑N过渡层上，Ⅲ‑N过渡层形成在诸如鳍状物侧壁的硅模板结构的(111)或(110)表面上。在实施例中，硅鳍状物具有可与Ⅲ‑N外延膜厚度相比拟的宽度，以实现更兼容的晶种层，允许较低的缺陷密度和/或减小的外延膜厚度。在实施例中，过渡层为GaN并且半导体沟道包括铟(In)，以增大半导体沟道的导带与硅鳍状物的导带的偏离。在其它实施例中，鳍状物是牺牲性的并且在晶体管制造期间被去除或氧化，或者通过其它方式被转换成电介质结构。在采用牺牲鳍状物的某些实施例中，Ⅲ‑N过渡层和半导体沟道大体上是纯GaN，允许击穿电压高于存在硅鳍状物的情况下可维持的击穿电压。

公开(公告)号：CN107690704A

公开(公告)日：2018-02-13

申请号：CN201580080411.9

申请日：2015-06-27

申请人： 英特尔公司

发明人： W·拉赫马迪 ,  M·V·梅茨 ,  V·H·勒 ,  J·T·卡瓦列罗斯 ,  S·K·加德纳

IPC分类号： H01L29/06 ,  H01L29/16 ,  H01L29/423 ,  H01L29/66 ,  H01L29/775

CPC分类号： H01L29/6681 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/02603 ,  H01L21/30612 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/20 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/775 ,  H01L29/7853

摘要： 一种装置，包括三维半导体主体，三维半导体主体包括沟道区和布置在沟道区的相对侧上的结区，三维半导体主体包括多个纳米线，纳米线包括布置在结区中由第二材料分离的相应的平面中的锗材料，其中第二材料的晶格常数类似于锗材料的晶格常数；以及布置在沟道区上的栅极叠层，栅极叠层包括布置在栅极电介质上的栅极电极。一种方法，包括：在衬底上的分离平面中形成多个纳米线，多个纳米线中的每个包括锗材料并通过牺牲材料与相邻纳米线分离；将栅极叠层布置在指定沟道区中的多个纳米线上，栅极叠层包括电介质材料和栅极电极。

公开(公告)号：CN107667424A

公开(公告)日：2018-02-06

申请号：CN201580080319.2

申请日：2015-06-26

申请人： 英特尔公司

发明人： S·达斯古普塔 ,  H·W·田 ,  M·拉多萨夫列维奇 ,  S·K·加德纳 ,  S·H·宋 ,  R·S·周

IPC分类号： H01L21/8258 ,  H01L27/085 ,  H01L29/06 ,  H01L29/778 ,  H01L21/02 ,  H01L29/20

CPC分类号： H01L29/7786 ,  H01L21/02381 ,  H01L21/02439 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/0445 ,  H01L21/8258 ,  H01L27/085 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/66462

摘要： 描述了包括从设置在晶体基板之上的沟槽层中的一个或多个沟槽延伸出来的高架晶体结构的晶体异质结构。在一些实施例中，界面层设置在硅基板表面之上。所述界面层便于在一定的生长温度下从沟槽底部生长高架结构，否则所述生长温度可能使基板表面劣化并且在所述高架结构中引发更多缺陷。所述沟槽层可以设置在所述界面层之上，其中，沟槽底部使所述界面层的一部分暴露。可以从沟槽过生长具有低缺陷密度表面的任意大的合并晶体结构。诸如III-N晶体管的器件可以被进一步形成在升高晶体结构上，而基于硅的器件(例如，晶体管)可以形成在硅基板的其它区域中。

公开(公告)号：CN107004631A

公开(公告)日：2017-08-01

申请号：CN201480083605.X

申请日：2014-12-24

申请人： 英特尔公司

发明人： S·K·加德纳 ,  W·拉赫马迪 ,  M·V·梅茨 ,  G·杜威 ,  J·T·卡瓦列罗斯 ,  C·S·莫哈帕特拉 ,  A·S·默西 ,  N·M·拉哈尔-乌拉比 ,  N·M·泽利克 ,  T·加尼

IPC分类号： H01L21/762 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/0673 ,  H01L21/76224 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/785

摘要： 本发明的实施例包括纳米线和纳米带晶体管以及形成这样的晶体管的方法。根据实施例，用于形成微电子器件的方法可以包括在沟槽内形成多层叠置体，所述沟槽形成在浅沟槽隔离(STI)层中。多层叠置体可以至少包括沟道层、形成在所述沟道层下方的释放层、以及形成在所述沟道层下方的缓冲层。可以使所述STI层凹陷以使所述STI层的顶表面位于所述释放层的顶表面下方。暴露的释放层通过相对于所述沟道层选择性地蚀刻掉所述释放层而形成在所述沟道层下方。

公开(公告)号：CN105874587A

公开(公告)日：2016-08-17

申请号：CN201480070503.4

申请日：2014-12-12

申请人： 英特尔公司

发明人： S·达斯古普塔 ,  H·W·田 ,  S·K·加德纳 ,  S·H·宋 ,  M·拉多萨夫列维奇 ,  B·舒-金 ,  S·R·塔夫脱 ,  R·皮拉里塞泰 ,  R·S·周

IPC分类号： H01L21/8238

摘要： 形成了包括衬底的部分的沟槽。成核层沉积在衬底的位于沟槽内的部分上。Ⅲ?N材料层沉积在成核层上。Ⅲ?N材料层横向生长在沟槽之上。器件层沉积在横向生长的Ⅲ?N材料层上。在横向生长的材料上获得低缺陷密度区域，并且所述低缺陷密度区域用于在Si衬底上的对Ⅲ?N材料的电子器件制作。

公开(公告)号：CN104813442A

公开(公告)日：2015-07-29

申请号：CN201380060570.3

申请日：2013-06-29

申请人： 英特尔公司

发明人： N·戈埃尔 ,  N·慕克吉 ,  S·H·宋 ,  V·H·勒 ,  M·V·梅茨 ,  J·T·卡瓦列罗斯 ,  R·皮拉里塞泰 ,  S·K·加德纳 ,  S·达斯古普塔 ,  W·拉赫马迪 ,  B·舒金 ,  M·拉多萨夫列维奇 ,  G·杜威 ,  M·C·弗伦奇 ,  J·S·卡治安 ,  S·沙蒂阿特 ,  R·S·周

IPC分类号： H01L21/20

CPC分类号： H01L21/764 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02494 ,  H01L21/02507 ,  H01L21/02532 ,  H01L21/76232

摘要： 实施例包括将材料沉积到衬底上，其中，所述材料包括与所述衬底不同的晶格常数(例如，Si衬底上的III-V或IV族外延(EPI)材料)。实施例包括在沟槽内形成的EPI层，所述沟槽具有随着所述沟槽向上延伸而变窄的壁。实施例包括使用多个生长温度在沟槽内形成的EPI层。当温度改变时在所述EPI层中形成的缺陷势垒包含在所述沟槽内和缺陷势垒下方的缺陷。在所述缺陷势垒上方和所述沟槽内的所述EPI层相对无缺陷。实施例包括在沟槽内退火的EPI层，用以诱导缺陷消失。实施例包括在沟槽内形成的并以相对无缺陷的EPI层覆盖的EPI超晶格(其仍包括在所述沟槽中)。本文还说明了其它实施例。

公开(公告)号：CN108054084B

公开(公告)日：2022-06-07

申请号：CN201810011903.8

申请日：2013-06-24

申请人： 英特尔公司

发明人： H·W·田 ,  S·达斯古普塔 ,  M·拉多萨夫列维奇 ,  B·舒金 ,  S·K·加德纳 ,  S·H·宋 ,  R·S·周

IPC分类号： H01L21/02 ,  H01L21/283 ,  H01L21/285 ,  H01L21/84 ,  H01L27/12 ,  H01L29/06 ,  H01L29/20 ,  H01L29/201 ,  H01L29/423 ,  H01L29/66 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80

摘要： 本发明描述了纳米尺度模板结构上的Ⅲ族‑N晶体管。Ⅲ‑N半导体沟道形成在Ⅲ‑N过渡层上，Ⅲ‑N过渡层形成在诸如鳍状物侧壁的硅模板结构的(111)或(110)表面上。在实施例中，硅鳍状物具有可与Ⅲ‑N外延膜厚度相比拟的宽度，以实现更兼容的晶种层，允许较低的缺陷密度和/或减小的外延膜厚度。在实施例中，过渡层为GaN并且半导体沟道包括铟(In)，以增大半导体沟道的导带与硅鳍状物的导带的偏离。在其它实施例中，鳍状物是牺牲性的并且在晶体管制造期间被去除或氧化，或者通过其它方式被转换成电介质结构。在采用牺牲鳍状物的某些实施例中，Ⅲ‑N过渡层和半导体沟道大体上是纯GaN，允许击穿电压高于存在硅鳍状物的情况下可维持的击穿电压。

公开(公告)号：CN107667424B

公开(公告)日：2022-02-18

申请号：CN201580080319.2

申请日：2015-06-26

申请人： 英特尔公司

发明人： S·达斯古普塔 ,  H·W·田 ,  M·拉多萨夫列维奇 ,  S·K·加德纳 ,  S·H·宋 ,  R·S·周

IPC分类号： H01L21/8258 ,  H01L27/085 ,  H01L29/06 ,  H01L29/778 ,  H01L21/02 ,  H01L29/20

摘要： 描述了包括从设置在晶体基板之上的沟槽层中的一个或多个沟槽延伸出来的高架晶体结构的晶体异质结构。在一些实施例中，界面层设置在硅基板表面之上。所述界面层便于在一定的生长温度下从沟槽底部生长高架结构，否则所述生长温度可能使基板表面劣化并且在所述高架结构中引发更多缺陷。所述沟槽层可以设置在所述界面层之上，其中，沟槽底部使所述界面层的一部分暴露。可以从沟槽过生长具有低缺陷密度表面的任意大的合并晶体结构。诸如III‑N晶体管的器件可以被进一步形成在升高晶体结构上，而基于硅的器件(例如，晶体管)可以形成在硅基板的其它区域中。

公开(公告)号：CN106922200B

公开(公告)日：2021-11-09

申请号：CN201480083467.5

申请日：2014-12-18

申请人： 英特尔公司

发明人： H·W·田 ,  S·达斯古普塔 ,  M·拉多萨夫列维奇 ,  S·K·加德纳 ,  S·H·宋 ,  R·S·周

IPC分类号： H01L29/778

摘要： 本说明书涉及包括凹陷的栅极电极的n沟道氮化镓晶体管，其中在栅极电极与氮化镓层之间的极化层小于大约1nm。在另外的实施例中，n沟道氮化镓晶体管可以具有非对称配置，其中栅极至漏极长度大于栅极至源极长度。在另一实施例中，当与使用基于硅的晶体管的无线功率/充电设备相比时，为了提高的效率、更长的传输距离和更小的形状因子，可以在无线功率/充电设备中利用n沟道氮化镓晶体管。