公开(公告)号：CN108428743A

公开(公告)日：2018-08-21

申请号：CN201810163705.3

申请日：2012-12-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/092 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/823418 ,  H01L21/823456 ,  H01L27/0922 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7809 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明涉及一种具有相对较低电阻的混成栅电极的功率MOSFET器件使得能够具有好的开关性能。在一些实施方式中，功率MOSFET器件具有半导体基体。外延层设置在半导体基体上。控制源电极和漏电极之间的电子流动的混成栅电极设置在延伸进外延层的沟槽内。混成栅电极具有内部区域和外部区域，其中内部区域具有低阻金属和外部区域具有多晶硅材料的；以及设置在内部区域和外部区域之间的势垒区。内部区域的低电阻为混成栅电极提供能够使功率MOSFET器件具有好的开关性能的低电阻。本发明还公开了一种金属/多晶硅栅极沟槽功率MOSFET。

公开(公告)号：CN103594469B

公开(公告)日：2017-04-12

申请号：CN201210535885.6

申请日：2012-12-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/82385 ,  H01L21/823885 ,  H01L21/823892 ,  H01L27/0922 ,  H01L27/0928

Abstract: 一种器件包括具有第一导电类型的半导体层，以及位于所述半导体层上方的第一体区和第二体区，其中所述第一体区和第二体区具有与第一导电类型相反的第二导电类型。具有所述第一导电类型的掺杂半导体区设置在第一体区和第二体区之间并且接触所述第一体区和所述第二体区。第一栅电极和第二栅电极设置在所述栅极介电层上方并且分别与所述第一体区和所述第二体区重叠。所述第一栅电极和所述第二栅电极通过间隔相互物理分离，并且电互连。第一栅电极和第二栅电极之间的间隔与掺杂半导体区重叠。所述器件进一步包括包含MOS的器件。本发明还公开了垂直功率MOSFET晶体管及其形成方法。

公开(公告)号：CN103456791B

公开(公告)日：2016-11-16

申请号：CN201310153257.6

申请日：2013-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  柳瑞兴 ,  苏柏智

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66734 ,  H01L21/02233 ,  H01L21/26586 ,  H01L21/266 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/66727 ,  H01L29/7813

Abstract: 一种器件包括：具有第一导电类型的半导体区；延伸到半导体区内的沟槽；以及位于沟槽中的场板，其中场板是导电的。第一介电层将场板的底部和侧壁与半导体区分隔开。主栅极设置在沟槽中并且与场板重叠。第二介电层设置在主栅极和场板之间并且将主栅极和场板彼此分隔开。具有第一导电类型的掺杂漏极(DD)区位于第二介电层下方，其中主栅极的边缘部分与DD区重叠。体区包括与主栅极的一部分处于同一水平面的第一部分，以及与DD区处于同一水平面并且接触DD区的第二部分，其中体区具有与第一导电类型相反的第二导电类型。本发明提供了沟槽功率MOSFET。

公开(公告)号：CN103456788B

公开(公告)日：2016-09-07

申请号：CN201210309436.X

申请日：2012-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏柏智 ,  周学良 ,  柳瑞兴 ,  伍震威

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L21/30604 ,  H01L21/743 ,  H01L21/76877 ,  H01L21/823456 ,  H01L21/823487 ,  H01L21/823493 ,  H01L27/088 ,  H01L27/098 ,  H01L29/0847 ,  H01L29/402 ,  H01L29/7827 ,  H01L29/7833

Abstract: 本发明公开了一种器件，包括半导体芯片中的半导体区，在所述半导体区上方的栅极介电层，以及在所述栅介电层上方的栅电极。漏极区设置在所述半导体区的顶面处并且与所述栅电极相邻。栅极间隔件在所述栅电极的侧壁上。介电层设置在栅电极和所述栅极间隔件上方。导电场板位于所述介电层上方，其中所述导电场板具有在所述栅电极的漏极侧上的部分。深金属通孔设置在所述半导体区中。源电极位于所述半导体区的下方，其中所述源电极通过所述深金属通孔与所述导电场板电短接。本发明还公开了垂直功率MOSFET及其形成方法。

公开(公告)号：CN103681850B

公开(公告)日：2016-07-20

申请号：CN201310031775.0

申请日：2013-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 功率MOSFET及其形成方法。一种器件包括延伸至半导体区中并且具有第一导电类型的沟槽，以及位于沟槽中的导电场板。第一介电层将场板的底部和侧壁与半导体区隔离开。主栅极设置在沟槽中并且与场板重叠。第二介电层设置在主栅极和场板之间并且将主栅极和场板彼此隔离开。具有第一导电类型的掺杂漏极(DD)区位于第二介电层下方并且具有与DD区重叠的边缘部分。体区包括与主栅极的一部分处于同一层的第一部分和接触DD区的第二部分，其中体区具有与第一导电类型相反的第二导电类型。含MOS器件位于半导体区的表面。

公开(公告)号：CN103531629A

公开(公告)日：2014-01-22

申请号：CN201310001060.0

申请日：2013-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周学良 ,  伍震威 ,  苏柏智 ,  柳瑞兴

IPC: H01L29/78 ,  H01L27/088 ,  H01L29/06

CPC classification number: H01L29/1083 ,  H01L21/761 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0623 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0852 ,  H01L29/1095 ,  H01L29/66659 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7835

Abstract: 本发明涉及了一种MOS晶体管，其包括第一导电性的衬底、形成在该衬底上方的第一导电性的第一区域、形成在第一区域中的第一导电性的第二区域、形成在第二区域中的第二导电性的第一漏极/源极区域、第二导电性的第二漏极/源极区域、以及第一导电性的主体接触区域，其中，从上向下看去，该主体接触区域和第一漏极/源极区域以交替的方式形成。本发明还提供了一种用于MOS晶体管的设备和方法。

公开(公告)号：CN103594470B

公开(公告)日：2016-10-05

申请号：CN201210568749.7

申请日：2012-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

Abstract: 本发明公开了具有垂直功率MOS晶体管的集成电路，其中，该集成电路包括形成在相同半导体管芯中的多个横向器件和准垂直器件。准垂直器件包括两个沟槽。在第一漏极/源极区和第二漏极/源极区之间形成第一沟槽。第一沟槽包括形成在第一沟槽的底部中的介电层和形成在第一沟槽的上部中的栅极区。第一沟槽和第二沟槽形成在第二漏极/源极区的相对侧上。第二沟槽耦合在第二漏极/源极区和隐埋层之间，其中，第二沟槽具有与第一沟槽相同的深度。

公开(公告)号：CN103456790B

公开(公告)日：2016-03-23

申请号：CN201210518141.3

申请日：2012-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  柳瑞兴 ,  苏柏智

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L21/265 ,  H01L21/30604 ,  H01L21/823425 ,  H01L29/402 ,  H01L29/4232 ,  H01L29/66484 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明公开了一种器件，包括第一导电类型的半导体层，以及位于半导体层上方的第一体区和第二体区，其中，第一体区和第二体区为与第一导电类型相反的第二导电类型。第一导电类型的掺杂半导体区设置在第一体区和第二体区之间并与第一体区和第二体区接触。栅极介电层设置在第一体区和第二体区以及掺杂半导体区的上方。第一栅电极和第二栅电极设置栅极介电层上方，并分别地与第一体区和第二体区重叠。第一栅电极和第二栅电极以空间相互物理分离，且进行电互连。第一栅电极和第二栅电极之间的空间与掺杂半导体区重叠。本发明还提供了垂直功率MOSFET及其形成方法。

公开(公告)号：CN103456788A

公开(公告)日：2013-12-18

申请号：CN201210309436.X

申请日：2012-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏柏智 ,  周学良 ,  柳瑞兴 ,  伍震威

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L21/30604 ,  H01L21/743 ,  H01L21/76877 ,  H01L21/823456 ,  H01L21/823487 ,  H01L21/823493 ,  H01L27/088 ,  H01L27/098 ,  H01L29/0847 ,  H01L29/402 ,  H01L29/7827 ,  H01L29/7833

Abstract: 本发明公开了一种器件，包括半导体芯片中的半导体区，在所述半导体区上方的栅极介电层，以及在所述栅介电层上方的栅电极。漏极区设置在所述半导体区的顶面处并且与所述栅电极相邻。栅极间隔件在所述栅电极的侧壁上。介电层设置在栅电极和所述栅极间隔件上方。导电场板位于所述介电层上方，其中所述导电场板具有在所述栅电极的漏极侧上的部分。深金属通孔设置在所述半导体区中。源电极位于所述半导体区的下方，其中所述源电极通过所述深金属通孔与所述导电场板电短接。本发明还公开了垂直功率MOSFET及其形成方法。

公开(公告)号：CN103545370B

公开(公告)日：2016-12-21

申请号：CN201210436625.3

申请日：2012-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏柏智 ,  周学良 ,  伍震威 ,  柳瑞兴

IPC: H01L29/78 ,  H01L27/06 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/66734 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/2815 ,  H01L21/823456 ,  H01L21/823462 ,  H01L21/823487 ,  H01L21/823493 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/781 ,  H01L29/7813 ,  H01L29/7816 ,  H01L29/7835

Abstract: 一种功率MOS晶体管包括形成在衬底的第一面上方的漏极接触塞；形成在衬底的第二面上方的源极接触塞和形成在第一漏极/源极区和第二漏极/源极区之间的沟槽。沟槽包括第一栅电极、第二栅电极，其中第一栅电极和第二栅电极的顶面与漏极区的底面对准。沟槽进一步包括形成在第一栅电极和第二栅电极之间的场板，其中，场板电连接至源极区。本发明提供用于功率MOS晶体管的装置和方法。