-
公开(公告)号：CN101179028B
公开(公告)日：2010-10-13
申请号：CN200610143398.X
申请日：2006-11-08
Applicant: 联华电子股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明提供一种制作金属氧化物半导体晶体管的方法。首先，提供一半导体基底，包括有一栅极结构，栅极结构具有一衬垫层位于相对的二侧壁上。之后，形成一应力覆盖层，覆盖于半导体基底、栅极结构与不具间隙壁的衬垫层上。接着，进行一活化工艺，再对应力覆盖层进行一蚀刻工艺，使应力覆盖层成为一自对准金属硅化物阻挡层。然后，进行一自对准金属硅化物工艺，以于未覆盖有应力覆盖层的区域形成一金属硅化物层。
-
公开(公告)号：CN101136370B
公开(公告)日：2010-06-09
申请号：CN200610128008.1
申请日：2006-08-31
Applicant: 联华电子股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体元件的制造方法，是先提供一个基底，再于基底上形成多个I/O元件与多个核心元件，其中I/O元件包括I/O PMOS和I/O NMOS、核心元件包括核心PMOS和核心NMOS。然后，在基底上形成一层缓冲层，再移除I/O PMOS表面以外的缓冲层，以降低I/O PMOS的负偏压温度不稳定度。然后，于I/O NMOS与核心NMOS上覆盖一层抗张接触窗蚀刻中止层，并于核心PMOS上覆盖一层抗压接触窗蚀刻中止层。
-
公开(公告)号：CN100570837C
公开(公告)日：2009-12-16
申请号：CN200710004074.2
申请日：2007-01-23
Applicant: 联华电子股份有限公司
IPC: H01L21/336 , H01L21/265
Abstract: 本发明公开了一种半导体元件的制作方法，此方法是在基底上形成栅极结构。然后，于栅极结构两侧的基底中形成源极/漏极延伸区。接着，于栅极结构的侧壁上形成间隙壁。随后，于间隙壁远离栅极结构一侧的基底中形成源极/漏极区。此外，此方法还包括进行倾斜角碳原子注入工艺，将碳原子注入于基底中，以减少结漏电流。倾斜角碳原子注入工艺可于上述任一步骤之前进行。之后，于栅极结构与源极/漏极区上形成金属硅化物层。
-
公开(公告)号：CN101286478A
公开(公告)日：2008-10-15
申请号：CN200710096511.8
申请日：2007-04-11
Applicant: 联华电子股份有限公司
IPC: H01L21/8238 , H01L21/336 , H01L27/092 , H01L29/78
Abstract: 一种互补式金属氧化物半导体晶体管，其包括基底、第一导电型金属氧化物半导体晶体管、第二导电型金属氧化物半导体晶体管、缓冲层、第一应力层以及第二应力层。其中，基底中具有一元件隔离结构，将基底定义出第一有源区与第二有源区。第一、第二导电型金属氧化物半导体晶体管分别配置于第一、第二有源区的基底上。而且，第一导电型金属氧化物半导体晶体管的第一氮化物间隙壁的厚度大于第二导电型金属氧化物半导体晶体管的第二氮化物间隙壁的厚度。缓冲层顺应性地配置于第一导电型金属氧化物半导体晶体管上。第一应力层配置于缓冲层上。第二应力层顺应性地配置于第二导电型金属氧化物半导体晶体管上。
-
公开(公告)号：CN101246853A
公开(公告)日：2008-08-20
申请号：CN200710005358.3
申请日：2007-02-14
Applicant: 联华电子股份有限公司
IPC: H01L21/8238 , H01L21/84 , H01L27/092 , H01L27/12
Abstract: 本发明有关于一种利用蚀刻工艺搭配平坦化工艺，例如化学机械抛光工艺，以制作应变硅沟道的互补式金属氧化物半导体晶体管的方法及其结构，本发明的优点在于可以解决应力层之间重叠区域定义的问题，并且可以提升工艺成品率以及降低制作成本。
-
Patent Agency Ranking
公开(公告)号：CN100411146C
公开(公告)日：2008-08-13
申请号：CN200610168436.7
申请日：2006-12-06
Applicant: 联华电子股份有限公司
IPC: H01L21/8238
Abstract: 首先提供一半导体基底，该半导体基底具有一第一有源区域用以制备一第一晶体管以及一第二有源区域用以制备一第二晶体管。然后形成一第一栅极结构于该第一有源区域上、一第二栅极结构于该第二有源区域上以及一第一间隙壁于各栅极结构上，接着形成该第一晶体管与该第二晶体管的源极与漏极区域。随后移除该第一栅极结构与该第二栅极结构周围的第一间隙壁、覆盖一遮盖层于该第一晶体管及该第二晶体管表面以及去除该第二晶体管表面的该遮盖层。然后各形成一凹槽于该第二晶体管的栅极结构上及周围，接着于该凹槽内分别形成一外延层。
-
公开(公告)号：CN114975574A
公开(公告)日：2022-08-30
申请号：CN202110191369.5
申请日：2021-02-19
Applicant: 联华电子股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明公开一种高压半导体装置，其包括半导体基底、第一深阱区、第二深阱区、第一阱区与第二阱区。第一深阱区、第二深阱区、第一阱区与第二阱区设置于半导体基底中。第二深阱区位于第一深阱区之上，第一阱区位于第一深阱区之上，且第二阱区位于第二深阱区之上。第二深阱区的导电型态与第一深阱区的导电型态互补，第二阱区的导电型态与第一阱区以及第二深阱区的导电型态互补。第二深阱区的长度大于或等于第二阱区的长度且小于第一深阱区的长度，且第一阱区与第一深阱区相连。
-
公开(公告)号：CN109427773A
公开(公告)日：2019-03-05
申请号：CN201710761591.8
申请日：2017-08-30
Applicant: 联华电子股份有限公司
IPC: H01L27/088 , H01L29/78 , H01L21/8234
CPC classification number: H01L29/7848 , H01L21/823412 , H01L21/823418 , H01L21/823456 , H01L21/823481 , H01L27/0605 , H01L27/088 , H01L29/165 , H01L29/6653 , H01L29/6656 , H01L29/66636
Abstract: 本发明公开一种半导体结构及其制造方法。半导体结构包括：基底、多个第一栅极结构、多个第二栅极结构、第一应变区域及第二应变区域。基底具有第一区域与第二区域。第一栅极结构设置在该基底上的该第一区域内。第二栅极结构，设置在该基底上的该第二区域内。第一应变区域形成在该基底中，距离该多个第一栅极结构的相邻一个有第一距离。第二应变区域形成在该基底中，距离该多个第二栅极结构的相邻一个有第二距离，其中该第二距离大于该第一距离。
-
公开(公告)号：CN101964327A
公开(公告)日：2011-02-02
申请号：CN200910165177.6
申请日：2009-07-23
Applicant: 联华电子股份有限公司
IPC: H01L21/8238 , H01L29/78 , H01L29/08
Abstract: 本发明公开了一种金属氧化物半导体晶体管结构及其制作方法。金属氧化物半导体晶体管的制作方法，包含有下列步骤：首先，提供基底包含N型井和P型井，之后，形成第一栅极于该N型井以及第二栅极于该P型井，接着，形成第三间隙壁于该第一栅极上，然后，分别形成外延层于该第一栅极的两侧的该基底中，之后，形成第四间隙壁于该第二栅极上，之后，分别形成硅覆盖层于该外延层的表面和该第四间隙壁的两侧的该基底表面，然后，分别形成第一源极/漏极掺杂区于该第一栅极的两侧的该基底中以及分别形成第二源极/漏极掺杂区于该第二栅极的两侧的该基底中。
-
公开(公告)号：CN101540315B
公开(公告)日：2010-12-08
申请号：CN200810083007.9
申请日：2008-03-17
Applicant: 联华电子股份有限公司
IPC: H01L27/02 , H01L27/092 , H01L27/12 , H01L21/82 , H01L21/762 , H01L21/8238 , H01L21/84
Abstract: 一种半导体装置及其形成方法，该半导体装置包含其上定义有有源区域的衬底、位于衬底上并直接包围有源区域的浅沟槽隔离、位于有源区域上的栅极、源极与漏极以及位于浅沟槽隔离与有源区域交界处的上方的硬掩模，其中该源极和漏极由外延层形成，该外延层取代所述衬底的相应部分。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.031 seconds)
