公开(公告)号：CN107895724B

公开(公告)日：2021-01-22

申请号：CN201711115785.7

申请日：2017-11-13

申请人： 中国科学院微电子研究所

发明人： 陆智勇 ,  赵治国 ,  李春龙 ,  霍宗亮 ,  叶甜春

IPC分类号： H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11578

摘要： 本申请提供一种三维存储器及其制作方法，所述三维存储器制作方法包括：提供衬底，包括核心存储区域和围绕核心存储区域的外围电路区域；在核心存储区域形成层叠结构，层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对氮化硅薄膜进行紫外处理，使氮化硅薄膜收缩，刻蚀核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；制作沟道孔，沟道孔贯穿层叠结构。对每层氮化硅薄膜进行紫外线处理，在保持外围电路特性不变差情况下，使得氮化硅薄膜应力变化和薄膜收缩趋于饱和，从而在后续热处理过程中，减小了薄膜收缩程度或避免了薄膜继续收缩，进而避免了后续制作沟道孔和漏极接触孔的位置偏差，以及金属残留，提高了产品的良率。

公开(公告)号：CN109671716A

公开(公告)日：2019-04-23

申请号：CN201910035718.7

申请日：2019-01-15

申请人： 中国科学院微电子研究所

发明人： 赵治国 ,  霍宗亮 ,  叶甜春

IPC分类号： H01L27/11582 ,  H01L27/1157

CPC分类号： H01L27/11582 ,  H01L27/1157

摘要： 本发明公开了一种三维存储器及其制作方法及半导体器件的制作方法，本发明技术方案通过在刻蚀孔的侧壁形成过渡层，将过渡层以及刻蚀孔的部分侧壁转换为第一介质层，过渡层的厚度由刻蚀孔的顶部至底部逐渐减小，可以使得靠近刻蚀孔底部的过渡层与其覆盖较厚的侧壁同时转换为第一介质层，靠近刻蚀孔顶部的过度层与其覆盖的较薄的侧壁同时转换为第一介质层，从而形成满足厚度均匀条件的第一介质层，使得刻蚀孔的侧壁满足垂直条件，从而形成质量较好的垂直通孔。基于上述方案制作三维存储器，可以使得三维存储器具有满足垂直条件的沟道孔，且在沟道孔侧壁形成满足厚度均匀条件的栅氧化层，提高三维存储器中不同存储单元的电压分布均匀性。

公开(公告)号：CN105489652B

公开(公告)日：2018-09-18

申请号：CN201410484648.0

申请日：2014-09-19

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  张永奎 ,  赵治国 ,  陆智勇 ,  朱慧珑

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L29/4916 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823468 ,  H01L27/0886 ,  H01L29/1083 ,  H01L29/66492 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

摘要： 一种半导体器件，包括：多个鳍片结构，在衬底上沿第一方向延伸；栅极堆叠结构，在衬底上沿第二方向延伸，跨越多个鳍片结构，其中栅极堆叠结构包括栅极导电层和栅极绝缘层，栅极导电层由掺杂的多晶半导体构成；沟道区，多个鳍片结构中位于栅极堆叠结构下方；源漏区，在多个鳍片结构上、位于栅极堆叠结构沿第一方向两侧。依照本发明的半导体器件及其制造方法，在后栅工艺中对多晶半导体栅极掺杂后与两侧源漏区同步执行退火以驱动掺杂剂均匀分布，能有效提高对于掺杂多晶半导体栅极调节阈值电压的精度，以低成本抑制短沟道效应。

公开(公告)号：CN106531684A

公开(公告)日：2017-03-22

申请号：CN201510580417.4

申请日：2015-09-11

申请人： 中国科学院微电子研究所

发明人： 赵治国 ,  殷华湘 ,  朱慧珑 ,  赵超

IPC分类号： H01L21/768

CPC分类号： H01L21/76897

摘要： 本发明提供了一种形成自对准接触部的方法，包括：提供衬底，所述衬底上形成有栅堆叠以及位于所述栅堆叠两侧的侧墙，所述侧墙两侧的衬底上形成有源/漏区及位于所述源/漏区之上的金属硅化物层；依序形成阻挡掩膜层及位于所述侧墙之外、所述阻挡掩膜层之上的第二侧墙；形成层间介质层，并进行表面平坦化直至暴露所述栅堆叠；去除所述第二侧墙及与所述第二侧墙相接的所述阻挡掩膜层，暴露所述金属硅化物层；以金属填满凹槽，并进行平坦化直至暴露所述栅堆叠，能有效解决现有技术中无法精确且简易的减小栅极与接触部之间的距离的问题。

公开(公告)号：CN106504983A

公开(公告)日：2017-03-15

申请号：CN201510561401.9

申请日：2015-09-06

申请人： 中国科学院微电子研究所

发明人： 赵治国 ,  殷华湘 ,  朱慧珑 ,  赵超

IPC分类号： H01L21/28

摘要： 一种半导体器件制造方法，包括：在衬底上的ILD中形成栅极开口；在栅极开口中以及ILD上形成栅极堆叠；回刻去除部分栅极堆叠，留下的栅极堆叠顶部高于ILD；在ILD上形成覆盖层；平坦化覆盖层和留下的栅极堆叠，直至暴露ILD。依照本发明的半导体制造方法，回刻露出部分栅极堆叠之后利用额外的覆盖层保护栅极堆叠，避免了后续平坦化对金属栅极的损伤，提高了器件的可靠性。

公开(公告)号：CN105489652A

公开(公告)日：2016-04-13

申请号：CN201410484648.0

申请日：2014-09-19

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  张永奎 ,  赵治国 ,  陆智勇 ,  朱慧珑

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L29/4916 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823468 ,  H01L27/0886 ,  H01L29/1083 ,  H01L29/66492 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

摘要： 一种半导体器件，包括：多个鳍片结构，在衬底上沿第一方向延伸；栅极堆叠结构，在衬底上沿第二方向延伸，跨越多个鳍片结构，其中栅极堆叠结构包括栅极导电层和栅极绝缘层，栅极导电层由掺杂的多晶半导体构成；沟道区，多个鳍片结构中位于栅极堆叠结构下方；源漏区，在多个鳍片结构上、位于栅极堆叠结构沿第一方向两侧。依照本发明的半导体器件及其制造方法，在后栅工艺中对多晶半导体栅极掺杂后与两侧源漏区同步执行退火以驱动掺杂剂均匀分布，能有效提高对于掺杂多晶半导体栅极调节阈值电压的精度，以低成本抑制短沟道效应。

公开(公告)号：CN104716171A

公开(公告)日：2015-06-17

申请号：CN201310674438.3

申请日：2013-12-11

申请人： 中国科学院微电子研究所

发明人： 朱慧珑 ,  赵治国 ,  张永奎 ,  马小龙 ,  许淼 ,  殷华湘 ,  杨红

IPC分类号： H01L29/423 ,  H01L29/10 ,  H01L21/336

CPC分类号： H01L21/823431 ,  H01L21/823456 ,  H01L29/4232 ,  H01L29/1033 ,  H01L29/66409 ,  H01L29/785 ,  H01L2924/13067

摘要： 本申请公开了一种半导体设置及其制造方法。一示例半导体设置可以包括：衬底；以及在衬底上形成的第一单元半导体器件和第二单元半导体器件。第一单元半导体器件可以包括第一栅堆叠，第二单元半导体器件可以包括第二栅堆叠。第一栅堆叠可以包括第一功函数调节层，第二栅堆叠可以包括第二功函数调节层。第一栅堆叠的栅长可以小于第二栅堆叠的栅长，且第一功函数调节层的厚度可以小于第二功函数调节层的厚度。

公开(公告)号：CN115241201A

公开(公告)日：2022-10-25

申请号：CN202110442734.5

申请日：2021-04-23

申请人： 中国科学院微电子研究所

发明人： 赵治国 ,  霍宗亮 ,  李春龙 ,  叶甜春

IPC分类号： H01L27/11563 ,  H01L27/11578 ,  H01L27/11568

摘要： 本申请实施例公开了一种三维存储器的制作方法及三维存储器，该制作方法包括：提供一衬底；在所述衬底上形成堆叠结构；在所述堆叠结构背离所述衬底一侧形成第一掩膜版；以第一掩膜版为掩膜，刻蚀所述堆叠结构第一厚度，在所述堆叠结构中形成第一通道孔；以所述第一掩膜版为掩膜，刻蚀所述堆叠结构第二厚度，在所述堆叠结构中形成第二通道孔，所述第二通道孔与所述第一通道孔相连通；其中，所述堆叠结构的通道孔包括所述第一通道孔和所述第二通道孔，所述第一通道孔和所述第二通道孔在不同的刻蚀步骤中形成，以通过多次刻蚀所述堆叠结构，在所述堆叠结构中形成通道孔，从而在不升级刻蚀机台的情况下，满足所述通道孔的高深宽比需求。

公开(公告)号：CN107863350B

公开(公告)日：2021-05-11

申请号：CN201711165222.9

申请日：2017-11-21

申请人： 中国科学院微电子研究所

发明人： 赵治国 ,  霍宗亮 ,  李春龙 ,  叶甜春

IPC分类号： H01L27/11578 ,  H01L27/11582

摘要： 本申请公开了一种三维存储器及其制备方法，所述三维存储器的制备方法在衬底表面形成了位于阵列区和台阶区的堆叠结构后，在位于所述台阶区的堆叠结构表面形成保护膜层，并对所述保护膜层进行刻蚀，在刻蚀过程中，当其他台阶的保护膜层刻蚀完成后，最靠近衬底的一级台阶侧壁的保护膜层还保留有一部分，这部分保留下来的保护膜层成为附着在最靠近衬底的一级台阶侧壁的保护结构，从而起到了对最靠近衬底的一层第一介质层和一层牺牲层的保护，避免了在后续的制备工艺中，第一介质层由于与其他和衬底的接触而发生反应的情况，从而避免了在衬底中形成非必须的氧化结构的情况出现，提升了最终形成的三维存储器的器件性能。

公开(公告)号：CN109524414A

公开(公告)日：2019-03-26

申请号：CN201811397457.5

申请日：2018-11-22

申请人： 中国科学院微电子研究所

发明人： 陆智勇 ,  赵治国 ,  霍宗亮 ,  叶甜春

IPC分类号： H01L27/11551 ,  H01L27/11578 ,  H01L27/11524 ,  H01L27/1157

摘要： 本发明提供了一种三维存储器及其制作方法，包括：在沟道孔的底部形成外延硅层，并在沟道孔的侧壁上形成第一氧化硅层、氮化硅层和第二氧化硅层；在沟道孔的侧壁上形成预设厚度的第一无定型硅层；去除外延硅层表面的第一氧化硅层、氮化硅层、第二氧化硅层和第一无定型硅层；去除沟道孔内的第一无定型硅层；在沟道孔的侧壁上形成预设厚度的第二无定型硅层，并对第二无定型硅层进行干氧化处理，不仅可以同时对第一氧化硅层、氮化硅层、第二氧化硅层和第二无定型硅层进行退火处理，而且可以使得部分第二无定型硅层形成填充沟道孔的第三氧化硅层，相当于采用一个步骤代替了现有技术中的四个步骤，从而减少了三维存储器的制作步骤，缩短了制作时间。