公开(公告)号：CN115241201A

公开(公告)日：2022-10-25

申请号：CN202110442734.5

申请日：2021-04-23

申请人： 中国科学院微电子研究所

发明人： 赵治国 ,  霍宗亮 ,  李春龙 ,  叶甜春

IPC分类号： H01L27/11563 ,  H01L27/11578 ,  H01L27/11568

摘要： 本申请实施例公开了一种三维存储器的制作方法及三维存储器，该制作方法包括：提供一衬底；在所述衬底上形成堆叠结构；在所述堆叠结构背离所述衬底一侧形成第一掩膜版；以第一掩膜版为掩膜，刻蚀所述堆叠结构第一厚度，在所述堆叠结构中形成第一通道孔；以所述第一掩膜版为掩膜，刻蚀所述堆叠结构第二厚度，在所述堆叠结构中形成第二通道孔，所述第二通道孔与所述第一通道孔相连通；其中，所述堆叠结构的通道孔包括所述第一通道孔和所述第二通道孔，所述第一通道孔和所述第二通道孔在不同的刻蚀步骤中形成，以通过多次刻蚀所述堆叠结构，在所述堆叠结构中形成通道孔，从而在不升级刻蚀机台的情况下，满足所述通道孔的高深宽比需求。

公开(公告)号：CN107863350B

公开(公告)日：2021-05-11

申请号：CN201711165222.9

申请日：2017-11-21

申请人： 中国科学院微电子研究所

发明人： 赵治国 ,  霍宗亮 ,  李春龙 ,  叶甜春

IPC分类号： H01L27/11578 ,  H01L27/11582

摘要： 本申请公开了一种三维存储器及其制备方法，所述三维存储器的制备方法在衬底表面形成了位于阵列区和台阶区的堆叠结构后，在位于所述台阶区的堆叠结构表面形成保护膜层，并对所述保护膜层进行刻蚀，在刻蚀过程中，当其他台阶的保护膜层刻蚀完成后，最靠近衬底的一级台阶侧壁的保护膜层还保留有一部分，这部分保留下来的保护膜层成为附着在最靠近衬底的一级台阶侧壁的保护结构，从而起到了对最靠近衬底的一层第一介质层和一层牺牲层的保护，避免了在后续的制备工艺中，第一介质层由于与其他和衬底的接触而发生反应的情况，从而避免了在衬底中形成非必须的氧化结构的情况出现，提升了最终形成的三维存储器的器件性能。

公开(公告)号：CN110071117A

公开(公告)日：2019-07-30

申请号：CN201910350185.1

申请日：2019-04-28

申请人： 中国科学院微电子研究所

发明人： 李春龙 ,  霍宗亮 ,  张瑜 ,  洪培真 ,  邹兴奇 ,  靳磊

IPC分类号： H01L27/11597 ,  G11C11/22

摘要： 本发明提供了一种三维NAND型铁电存储器、制作方法及操作方法，该三维NAND型铁电存储器考虑到环删器件固有的电场调节作用，即相比平板叠栅，环栅介质叠层中，半径小的介质层电场增强，半径大的介质层电场减小，进而将铁电层集成在环栅的小半径内圈上，将介质层集成在大半径的外圈上，这样有效的调节了它们的电场分布，减小了介质层电场，增强了铁电层的电场，从而有效改善铁电存储器的可靠性，即增大了存储窗口，提高了器件耐久性以及提升了器件的保持特性。

公开(公告)号：CN109920794A

公开(公告)日：2019-06-21

申请号：CN201910227937.5

申请日：2019-03-25

申请人： 中国科学院微电子研究所

发明人： 霍宗亮 ,  李春龙 ,  邹兴奇 ,  洪培真 ,  张瑜 ,  靳磊

IPC分类号： H01L27/1159 ,  H01L27/11597 ,  H01L29/51

摘要： 本发明提供了一种三维铁电存储器及其制造方法，包括：在衬底表面形成堆叠层，堆叠层包括多层交替排布的氧化硅层和多晶硅层；对堆叠层第一侧和第二侧的侧壁进行刻蚀，并在堆叠层的中间区域形成贯穿堆叠层的沟道孔，第一侧和第二侧为堆叠层相对的两个侧面；在沟道孔侧壁以及第一侧和第二侧的侧壁依次形成介质层和铁电层，铁电层的材料为掺杂的氧化铪；在沟道孔侧壁、第一侧和第二侧的侧壁以及堆叠层的顶部形成栅极层，并对栅极层进行刻蚀，形成在第三侧指向第四侧的方向上相互隔绝的多个栅极，第三侧和第四侧为堆叠层另外两个相对的侧面。由于铁电层的材料为掺杂的氧化铪，因此，可以减小三维存储器的工作电压，提高三维存储器的反复擦写能力。

公开(公告)号：CN105322012B

公开(公告)日：2018-12-04

申请号：CN201410340104.7

申请日：2014-07-16

申请人： 中国科学院微电子研究所

发明人： 许静 ,  闫江 ,  陈邦明 ,  王红丽 ,  唐波 ,  唐兆云 ,  徐烨锋 ,  李春龙 ,  杨萌萌

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

摘要： 本发明提供了一种半导体器件，包括：第一区域具有：衬底，所述衬底具有第一半导体材料；第二半导体层，位于衬底之上；第三半导体层，位于第二半导体层之上，为第一器件形成区域；第一隔离结构，位于第三半导体层两侧、衬底之上；空腔，位于第三半导体层的源漏区域之下、第一隔离结构与第二半导体层端部之间；第二区域具有：衬底；衬底之上的第二器件；第二隔离结构，位于第二器件两侧的衬底上。本发明的器件具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。同时，与SOI器件相比，消除了浮体效应和自热效应。此外，空腔处较低的介电常数，使得其可承受较高的电压。

公开(公告)号：CN103854984B

公开(公告)日：2017-03-01

申请号：CN201210509428.X

申请日：2012-12-03

申请人： 中国科学院微电子研究所

发明人： 李春龙 ,  李俊峰 ,  闫江 ,  赵超

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/423

CPC分类号： H01L29/66545 ,  H01L21/28123 ,  H01L29/42364 ,  H01L29/513 ,  H01L29/518

摘要： 本发明提供了一种后栅工艺假栅的制造方法和后栅工艺假栅，该方法包括：提供半导体衬底；在所述半导体衬底上生长栅极氧化层；在所述栅极氧化层上淀积底层非晶硅；在所述底层非晶硅上淀积ONO结构硬掩膜；在所述ONO结构硬掩膜上淀积顶层非晶硅；在所述顶层非晶硅上淀积硬掩膜层；在所述硬掩膜层上形成光刻胶线条，并对所形成的光刻胶线条进行微缩，使微缩后的光刻胶线条宽度小于等于22nm；以所述光刻胶线条为标准，对所述硬掩膜层、顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述光刻胶线条、硬掩膜层和顶层非晶硅。本发明能精确控制栅极的关键尺寸，栅极的剖面形貌，并能改善栅极线条粗糙度，保证了器件的性能及稳定性。

公开(公告)号：CN105990213A

公开(公告)日：2016-10-05

申请号：CN201510047719.5

申请日：2015-01-29

申请人： 中国科学院微电子研究所

发明人： 唐兆云 ,  徐烨锋 ,  唐波 ,  王红丽 ,  许静 ,  李春龙 ,  杨萌萌 ,  闫江

IPC分类号： H01L21/762 ,  H01L27/12

摘要： 本发明公开了一种半导体器件的制造方法，包括：提供半导体衬底；在衬底上形成第一半导体层和第二半导体层的叠层；在第二半导体层上形成栅极；在叠层及栅极上形成覆盖层；刻蚀栅极侧面的覆盖层及第二半导体层，以形成刻蚀孔；通过刻蚀孔进行腐蚀去除第一半导体层，以形成空腔；进行氧化工艺，以填充空腔；去除覆盖层；进行器件的后续加工。本发明实现了类SOI衬底，并在其上形成器件，具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。

公开(公告)号：CN105702618A

公开(公告)日：2016-06-22

申请号：CN201410698552.4

申请日：2014-11-26

申请人： 中国科学院微电子研究所

发明人： 徐烨锋 ,  闫江 ,  陈邦明 ,  唐兆云 ,  唐波 ,  许静 ,  李春龙

IPC分类号： H01L21/762 ,  H01L21/28

摘要： 本发明公开了一种半导体器件的制造方法，包括：提供半导体衬底；在半导体衬底上依次形成第一半导体层和第二半导体层的叠层，叠层间为隔离沟槽；从第一半导体层的端部去除部分的第一半导体层，以形成开口；填充开口及隔离沟槽，以分别形成第一绝缘层和隔离；在第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除剩余的第一半导体层，以形成空腔；在空腔及刻蚀孔的内表面上分别形成背栅介质层和第二绝缘层，并分别以导体层和连接层填充空腔及刻蚀孔，以分别形成背栅及连接孔；进行器件的后续加工。本发明的方法，实现了带背栅结构的类SOI器件。

公开(公告)号：CN105584986A

公开(公告)日：2016-05-18

申请号：CN201410571338.2

申请日：2014-10-23

申请人： 中国科学院微电子研究所

发明人： 李俊杰 ,  孟令款 ,  李春龙 ,  洪培真 ,  崔虎山 ,  李俊峰 ,  赵超

IPC分类号： B81C1/00 ,  B81B7/02

摘要： 本发明提供了一种硅深孔刻蚀方法，包括：a.在硅片(100)上均匀涂覆掩膜(101)，在掩膜(101)上形成所需图形；b.基于掩膜(101)图案，采用稳态工艺在所述硅片上刻蚀深孔(102)；c.在所述第一深孔(102)的侧壁及底部形成钝化层(200)；d.去除位于所述所述深孔(102)底部的钝化层(200)；e.采用bosch工艺进行交替深刻蚀，对深孔进行深化，得到加深的第二深孔(103)；f.去除钝化层(200)。本发明将稳态刻蚀工艺与bosch刻蚀工艺相结合，有效消除了槽顶部侧壁的锯齿形貌，并弱化了底切现象(under cut)，有效的提高了器件的可靠性与寿命。

公开(公告)号：CN105322012A

公开(公告)日：2016-02-10

申请号：CN201410340104.7

申请日：2014-07-16

申请人： 中国科学院微电子研究所

发明人： 许静 ,  闫江 ,  陈邦明 ,  王红丽 ,  唐波 ,  唐兆云 ,  徐烨锋 ,  李春龙 ,  杨萌萌

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

摘要： 本发明提供了一种半导体器件，包括：第一区域具有：衬底，所述衬底具有第一半导体材料；第二半导体层，位于衬底之上；第三半导体层，位于第二半导体层之上，为第一器件形成区域；第一隔离结构，位于第三半导体层两侧、衬底之上；空腔，位于第三半导体层的源漏区域之下、第一隔离结构与第二半导体层端部之间；第二区域具有：衬底；衬底之上的第二器件；第二隔离结构，位于第二器件两侧的衬底上。本发明的器件具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。同时，与SOI器件相比，消除了浮体效应和自热效应。此外，空腔处较低的介电常数，使得其可承受较高的电压。