公开(公告)号：CN105742354B

公开(公告)日：2019-07-19

申请号：CN201510585250.0

申请日：2015-09-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄志翔 ,  林大文

IPC: H01L29/78 ,  H01L29/32 ,  H01L21/336 ,  H01L27/092

CPC classification number: H01L29/7847 ,  H01L21/26506 ,  H01L21/324 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0653 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明提供一种FinFET器件，包括：位于衬底上方的第一半导体鳍部；位于衬底上方的第二半导体鳍部，其中，第一半导体鳍部和第二半导体鳍部被第一隔离区分隔开；连接至第一半导体鳍部和第二半导体鳍部的第一漏极/源极区；以及位于第一隔离区下面的第一位错面，其中，第一位错面在与第一半导体鳍部的纵轴相平行的第一方向上延伸。本发明还提供了一种形成FinFET器件的方法。

公开(公告)号：CN104377199B

公开(公告)日：2017-07-28

申请号：CN201410376999.X

申请日：2014-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭紫微 ,  李昆穆 ,  宋学昌 ,  李启弘 ,  李资良

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/165 ,  H01L21/336 ,  H01L21/20

CPC classification number: H01L29/66636 ,  H01L21/02636 ,  H01L21/265 ,  H01L21/76895 ,  H01L21/823814 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/7847 ,  H01L29/7848

Abstract: 本发明提供了一种集成电路结构，包括位于半导体衬底上方的栅叠件以及延伸至半导体衬底内的开口，其中，开口邻近栅叠件。第一硅锗区位于开口中，其中，第一硅锗区具有第一锗百分比。第二硅锗区位于第一硅锗区的上方，其中，第二硅锗区的第二锗百分比大于第一锗百分比。第三硅锗区位于第二硅锗区的上方，其中，第三硅锗区的第三锗百分比小于第二锗百分比。本发明还提供了一种形成集成电路结构的方法。

公开(公告)号：CN106158630A

公开(公告)日：2016-11-23

申请号：CN201510131246.7

申请日：2015-03-24

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 赵猛

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66477 ,  H01L29/7843 ,  H01L29/7847

Abstract: 一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅，所述伪栅两侧的半导体衬底内形成有源区和漏区；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与伪栅的顶部表面齐平；去除所述伪栅，形成暴露出半导体衬底表面的凹槽；在所述层间介质层上形成第一应力层，且所述第一应力层填充满凹槽，所述第一应力层对凹槽底部的半导体衬底施加第一应力；去除所述第一应力层，所述凹槽底部的半导体衬底材料记忆部分第一应力；在所述凹槽的侧壁和底部表面上形成栅介质层；在所述栅介质层和层间介质层表面上形成金属栅电极，所述金属栅电极填充满凹槽。本发明的方法提高了晶体管沟道区载流子的迁移率。

公开(公告)号：CN104377199A

公开(公告)日：2015-02-25

申请号：CN201410376999.X

申请日：2014-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭紫微 ,  李昆穆 ,  宋学昌 ,  李启弘 ,  李资良

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/165 ,  H01L21/336 ,  H01L21/20

CPC classification number: H01L29/66636 ,  H01L21/02636 ,  H01L21/265 ,  H01L21/76895 ,  H01L21/823814 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/7847 ,  H01L29/7848

Abstract: 本发明提供了一种集成电路结构，包括位于半导体衬底上方的栅叠件以及延伸至半导体衬底内的开口，其中，开口邻近栅叠件。第一硅锗区位于开口中，其中，第一硅锗区具有第一锗百分比。第二硅锗区位于第一硅锗区的上方，其中，第二硅锗区的第二锗百分比大于第一锗百分比。第三硅锗区位于第二硅锗区的上方，其中，第三硅锗区的第三锗百分比小于第二锗百分比。本发明还提供了一种形成集成电路结构的方法。

公开(公告)号：CN103943504A

公开(公告)日：2014-07-23

申请号：CN201310025851.7

申请日：2013-01-22

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 李勇 ,  居建华

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/417 ,  H01L29/32

CPC classification number: H01L29/6659 ,  H01L29/0847 ,  H01L29/7833 ,  H01L29/7847

Abstract: 本发明涉及一种半导体器件及其制备方法，所述方法包括：提供半导体衬底；在衬底上形成虚拟栅极结构；在虚拟栅极结构的侧壁上形成偏移侧壁；在所述虚拟栅极结构两侧的所述衬底中执行LDD离子注入，以形成轻掺杂源漏；在偏移侧壁上形成间隙壁；在虚拟栅极结构两侧的所述衬底中执行源漏离子注入，以形成源漏区；在衬底上执行应力记忆技术步骤；在所述源漏区上外延生长SiC层，以形成抬升的SiC源漏极；在衬底上形成接触孔蚀刻停止层；去除所述虚拟栅极中的多晶硅层，并形成金属栅极；在LDD离子注入或所述源漏离子注入步骤中在所述源漏区中形成位错。所述半导体器件包含位于源漏区中的位错以及抬升的SiC源漏极，可以提高电子的迁移率，同时避免应力的减小。

公开(公告)号：CN103855028A

公开(公告)日：2014-06-11

申请号：CN201310064436.2

申请日：2013-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王参群 ,  方子韦

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7848 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/26593 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/092 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/30 ,  H01L29/66477 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7833 ,  H01L29/7847

Abstract: 一种形成半导体器件的方法包括在衬底上方形成NMOS栅极结构。该方法进一步包括紧邻NMOS栅极结构在衬底中形成非晶区。该方法还包括在非晶区中形成轻掺杂的源极/漏极(LDD)区。该方法进一步包括在NMOS栅极结构上方沉积应力膜，实施退火工艺以及去除应力膜。本发明还提供了半导体器件及其形成方法。

公开(公告)号：CN103367114A

公开(公告)日：2013-10-23

申请号：CN201310120599.8

申请日：2013-04-09

Applicant: 格罗方德半导体公司

Inventor： S·弗莱克豪斯基 ,  T·沙伊佩

IPC: H01L21/02 ,  H01L21/336

CPC classification number: H01L29/7847

Abstract: 本发明提供制备受应力半导体晶圆及制备包含该晶圆的设备的方法。用于制备受应力半导体晶圆的示例性方法包含提供由具有第一晶格常数的第一材料所构成的半导体晶圆。由具有与该第一材料不同的晶格常数的第二材料所构成的受应力结晶层是假晶性地形成于半导体晶圆的表面上。第一穿孔是经蚀刻穿通该受应力结晶层并至少部分是穿入该半导体晶圆以释放该受应力结晶层邻近该第一穿孔处的应力，藉以转移应力给该半导体晶圆并在半导体晶圆中形成受应力区。半导体晶圆中的第一穿孔是以第一填充材料予以填充以阻止半导体晶圆中的应力消散。

公开(公告)号：CN103247537A

公开(公告)日：2013-08-14

申请号：CN201310047484.0

申请日：2013-02-06

Applicant: 国际商业机器公司

Inventor： 蔡明 ,  郭德超 ,  C-C·叶

IPC: H01L21/336 ,  H01L29/06

CPC classification number: H01L29/66545 ,  H01L29/66795 ,  H01L29/7847 ,  H01L29/785

Abstract: 本发明涉及制造鳍片器件的方法和鳍片器件。一种制造鳍片FET器件的方法，包括以下步骤。在晶片中构图多个鳍片。形成虚拟栅极以覆盖鳍片作为沟道区的部分。在虚拟栅极的相对侧上形成间隔物。去除虚拟栅极，因此形成位于间隔物之间的暴露器件的沟道区中的鳍片的沟槽。将氮化物材料沉积在沟槽中，以便覆盖器件的沟道区中的每个鳍片的顶部和侧壁。对晶片进行退火，在氮化物材料中诱导应变，由此形成应力氮化物膜，该膜覆盖器件的沟道区中的每个鳍片的顶部和侧壁并诱导应变。去除应力氮化物膜。形成替代栅极覆盖器件的沟道区中的鳍片。

公开(公告)号：CN103199064A

公开(公告)日：2013-07-10

申请号：CN201210192148.0

申请日：2012-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王参群 ,  蔡俊雄

IPC: H01L21/8238 ,  H01L21/336

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L21/26593 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7847 ,  H01L29/7848

Abstract: 本发明公开了一种具有位错的半导体器件和制造半导体器件的方法。示例性半导体器件和用于制造半导体器件的方法提高载流子迁移率。该方法包括：提供其中具有隔离部件的衬底和位于衬底上方的两个栅叠层，其中，栅叠层之一位于隔离部件的顶部。该方法进一步包括对衬底实施预非晶化注入工艺。该方法进一步包括形成与栅叠层的侧壁邻接的隔离件，其中，至少一个隔离件延伸超过隔离部件的边缘。该方法进一步包括在衬底上方形成应力膜。该方法还包括对衬底和应力膜实施退火工艺。还提供了形成半导体器件的方法。

公开(公告)号：CN102543875A

公开(公告)日：2012-07-04

申请号：CN201110341094.5

申请日：2011-11-02

Applicant: 上海华力微电子有限公司

Inventor： 张文广 ,  徐强 ,  郑春生 ,  徐灵芝

IPC: H01L21/8238

CPC classification number: H01L21/3105 ,  H01L21/823807 ,  H01L29/7843 ,  H01L29/7847

Abstract: 本发明提出了一种在半导体器件中应用应力记忆技术的方法。包括提供衬底，沉积二氧化硅缓冲层与衬底上，沉积低拉应力氮化硅薄膜于二氧化硅薄膜层上，在低应力氮化硅薄膜之上涂覆光刻胶并对曝光使NMOS区域露出，用UV光对晶片进行照射以去除氮化硅薄膜NMOS区域中的部分H元素，去除覆盖于PMOS区域的光阻，利用RTA技术使NMOS区域的沟道产生应力记忆效果，最后将氮化硅薄膜和二氧化硅薄膜去除。采用本发明大大简化了常规的应力记忆技术，使得氮化硅薄膜具有连续性，降低了该技术在实施中的成本，在确保NMOS的性能不变的情况下，PMOS的性能也不受太大的影响。