Patent search cpc:"H01L2224/24145" Page 1

1.

发明公开
芯片封装结构有权

公开(公告)号：CN107622982A

公开(公告)日：2018-01-23

申请号：CN201710352155.5

申请日：2017-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈威宇 , 黄立贤 , 苏安治 , 陈宪伟

IPC: H01L23/31 , H01L25/07

CPC classification number: H01L25/0657 , H01L21/4857 , H01L21/486 , H01L21/561 , H01L21/565 , H01L21/568 , H01L23/3135 , H01L23/49811 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/97 , H01L25/03 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/24145 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/73267 , H01L2224/83005 , H01L2224/97 , H01L2225/06548 , H01L2225/06568 , H01L2225/06582 , H01L2225/06596 , H01L2924/18162 , H01L2924/3511 , H01L2224/83

Abstract: 一种芯片封装结构，芯片封装结构包括：一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片。此芯片封装结构包括一第二模塑层围绕第二芯片。此芯片封装结构包括一第三模塑层围绕第三芯片、第一模塑层及第二模塑层。

2.

发明授权
MEMS器件中的嵌入电路有权

公开(公告)号：CN104756523B

公开(公告)日：2018-01-16

申请号：CN201380050551.2

申请日：2013-09-26

Applicant: 美商楼氏电子有限公司

Inventor： S·F·沃斯 , D·吉塞克

IPC: H04R19/04 , H01L29/84

CPC classification number: H04R19/04 , H01L2224/04105 , H01L2224/20 , H01L2224/24145 , H01L2224/2518 , H01L2224/32225 , H01L2224/73267 , H01L2924/15151 , H04R1/04 , H04R19/005 , H04R31/00

Abstract: 一种微机电系统(MEMS)麦克风包括印刷电路板，MEMS芯片和集成电路。该MEMS芯片设置在印刷电路板的顶面上。该集成电路至少部分地设置在印刷电路板中并产生至少一个输出信号。该集成电路的至少一个输出信号直接传输到至少一个导体中到达印刷电路板处的接入垫。该接入垫设置在与印刷电路板的顶面相反的底面上。该集成电路包括传导垫，并且在该集成电路的传导垫和该印刷电路板之间设置有接口层。

3.

发明公开
指纹识别芯片与驱动芯片的封装方法及结构无效

公开(公告)号：CN107342234A

公开(公告)日：2017-11-10

申请号：CN201710551619.5

申请日：2017-07-07

Applicant: 苏州晶方半导体科技股份有限公司

Inventor： 王之奇 , 谢国梁 , 胡汉青

IPC: H01L21/50 , H01L25/065

CPC classification number: H01L21/568 , H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/24145 , H01L2224/32145 , H01L2224/73267 , H01L2224/83005 , H01L2224/92244 , H01L2924/15153 , H01L21/50 , H01L25/0657 , H01L2225/06558 , H01L2225/06568

Abstract: 本发明提供了一种指纹识别芯片与驱动芯片的封装方法及结构，为晶圆级的封装方法，从指纹识别芯片的晶圆的背面形成盲孔，在盲孔中固定驱动芯片，进而晶圆的切割，获得封装结构。这样，在晶圆级的指纹识别芯片的背面中实现了与驱动芯片的封装，降低封装工艺的复杂度，同时，封装后的尺寸与单个指纹识别芯片的尺寸相当，大大缩小了封装结构尺寸，提高封装结构的集成度。

4.

发明授权
配线方法、以及在表面设有配线的构造物、半导体装置、配线基板、存储卡、电气器件、模块及多层电路基板有权

公开(公告)号：CN102893711B

公开(公告)日：2016-08-03

申请号：CN201180024358.2

申请日：2011-05-11

Applicant: 松下电器产业株式会社

Inventor： 吉冈慎悟 , 藤原弘明 , 高下博光 , 武田刚 , 今野优子

IPC: H05K3/42 , C23C18/18 , G06K19/077 , H01L23/12 , H01L25/00 , H01L25/065 , H01L25/07 , H01L25/18 , H05K1/14 , H05K3/00

CPC classification number: H05K3/184 , C23C18/1608 , C23C18/1653 , C23C18/1893 , C25D7/0607 , H01L21/4832 , H01L21/6835 , H01L23/3121 , H01L23/49541 , H01L23/49582 , H01L23/49827 , H01L23/5389 , H01L24/24 , H01L24/25 , H01L24/82 , H01L25/0655 , H01L25/0657 , H01L25/50 , H01L2221/68359 , H01L2221/68377 , H01L2224/24051 , H01L2224/24137 , H01L2224/24145 , H01L2224/24146 , H01L2224/24225 , H01L2224/24226 , H01L2224/24998 , H01L2224/32145 , H01L2224/82001 , H01L2224/82039 , H01L2224/82101 , H01L2225/06524 , H01L2225/06527 , H01L2225/06551 , H01L2225/06568 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/0102 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01051 , H01L2924/01056 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/12042 , H05K1/185 , H05K3/10 , H05K3/284 , H05K3/4644 , H05K2201/10636 , H05K2201/10674 , H05K2203/0264 , H05K2203/072 , H05K2203/0723 , H05K2203/0769 , H05K2203/1407 , H05K2203/1469 , Y02P70/611 , H05K3/4661 , H01L2924/00

Abstract: 本发明提供一种配线方法，在露出多个连接端子(101a、102a)的半导体装置(1)的表面形成绝缘层(103)，在绝缘层(103)的表面形成树脂覆膜(104)，从树脂覆膜(104)的表面侧形成深度与树脂覆膜(104)的厚度相同或者超过厚度的沟(105)，使其通过连接对象的连接端子附近，并且从该附近通过部分形成到达连接对象的连接端子的连通孔(106、107)，在沟(105)以及连通孔(106、107)的表面使镀敷催化剂或镀敷催化剂前驱体沉积，通过使树脂覆膜(104)溶解或溶胀以除去树脂覆膜(104)，通过进行化学镀，仅在镀敷催化剂或者由镀敷催化剂前驱体形成的镀敷催化剂残留的部分形成镀膜，由此设置具有主体部和分支部的配线(108)，主体部位于绝缘层(103)表面，分支部从主体部分支并延伸至绝缘层(103)内部并且到达连接对象的连接端子(101a、102a)。

5.

发明公开
芯片及使用该芯片的芯片堆叠封装件无效

公开(公告)号：CN105321914A

公开(公告)日：2016-02-10

申请号：CN201510398328.8

申请日：2015-07-08

Applicant: 三星电子株式会社

Inventor： 权锺午

IPC: H01L23/488 , H01L23/31 , H01L25/00 , H01L21/60

CPC classification number: H01L25/0657 , H01L23/48 , H01L23/49838 , H01L24/05 , H01L24/24 , H01L24/82 , H01L25/50 , H01L29/0657 , H01L2224/05554 , H01L2224/05568 , H01L2224/056 , H01L2224/05647 , H01L2224/05655 , H01L2224/0566 , H01L2224/06135 , H01L2224/24011 , H01L2224/2413 , H01L2224/24145 , H01L2224/24146 , H01L2224/24226 , H01L2224/32145 , H01L2224/92244 , H01L2224/94 , H01L2225/06524 , H01L2225/06551 , H01L2225/06562 , H01L2225/06568 , H01L2924/10155 , H01L2924/10156 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/01004 , H01L2924/01029 , H01L2224/03

Abstract: 可以提供芯片及使用该芯片的芯片堆叠封装件。该芯片包括芯片主体和侧焊盘，芯片主体包括表面部和围绕表面部的边缘，边缘中的至少一个具有倾斜部，侧焊盘在倾斜部上。芯片堆叠封装件包括：布线基底，包括在其顶表面上的接合焊盘；芯片，在布线基底上，所述芯片包括边缘和在倾斜部上的侧焊盘，边缘中的至少一个具有所述倾斜部；以及导线，将布线基底的接合焊盘电连接到倾斜部的侧焊盘。

6.

发明授权
具有嵌入式管芯的半导体封装及其制造方法有权

公开(公告)号：CN102640283B

公开(公告)日：2015-10-07

申请号：CN201080054650.4

申请日：2010-12-07

Applicant: 英特尔公司

Inventor： J·S·居泽克 , J·S·冈萨雷斯 , N·R·沃茨 , R·K·纳拉

IPC: H01L23/12 , H01L23/48

CPC classification number: H01L24/11 , H01L21/56 , H01L21/568 , H01L21/6835 , H01L21/768 , H01L23/315 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/5389 , H01L24/19 , H01L24/26 , H01L24/27 , H01L24/48 , H01L24/73 , H01L24/83 , H01L25/03 , H01L25/074 , H01L25/105 , H01L25/117 , H01L2221/68345 , H01L2224/03462 , H01L2224/0401 , H01L2224/11831 , H01L2224/12105 , H01L2224/13025 , H01L2224/131 , H01L2224/16225 , H01L2224/16227 , H01L2224/24145 , H01L2224/24227 , H01L2224/26 , H01L2224/27312 , H01L2224/2732 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/821 , H01L2224/83192 , H01L2224/83874 , H01L2224/92132 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/3511 , H01L2924/40252 , H01L2924/40407 , H01L2924/40501 , H05K1/185 , H05K3/4682 , H05K2201/10477 , H05K2203/0152 , H01L2924/00012 , H01L2924/00 , H01L2224/45099

Abstract: 本发明的实施例描述了具有嵌入式管芯的半导体封装。半导体封装包括包含嵌入的管芯的无芯基底。半导体封装提供了管芯堆叠或封装堆叠能力。此外，本发明的实施例描述了最小化组装成本的制造半导体封装的方法。

7.

发明公开
元件嵌入式封装结构和其制造方法有权复审申请

公开(公告)号：CN104241219A

公开(公告)日：2014-12-24

申请号：CN201410424606.8

申请日：2014-08-26

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成

IPC: H01L23/31 , H01L23/367 , H01L21/50 , H01L21/56 , H01L21/60

CPC classification number: H01L23/5389 , H01L21/4857 , H01L21/486 , H01L21/568 , H01L21/6835 , H01L23/13 , H01L23/36 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L23/552 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/20 , H01L25/0657 , H01L25/16 , H01L25/50 , H01L2221/68318 , H01L2221/68345 , H01L2221/68359 , H01L2224/04105 , H01L2224/12105 , H01L2224/13022 , H01L2224/13024 , H01L2224/131 , H01L2224/16147 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/18 , H01L2224/215 , H01L2224/24145 , H01L2224/32245 , H01L2224/73267 , H01L2224/9222 , H01L2225/06517 , H01L2225/06589 , H01L2924/01013 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/0105 , H01L2924/01079 , H01L2924/15153 , H01L2924/15313 , H01L2924/18162 , H01L2924/19105 , H01L2924/3025 , H01L2924/3511 , H01L2924/014 , H01L2924/00014

Abstract: 本发明涉及一种元件嵌入式封装结构和其制造方法。所述元件嵌入式封装结构包含：衬底，具有第一表面和相对于所述第一表面的第二表面，和从所述第一表面延伸到所述第二表面的通孔；第一电性互连件，从所述第一表面延伸到所述第二表面；第一图案化导电层设置于所述第一表面上；第二图案化导电层设置于所述第二表面上，透过所述第一电性互连件与所述第一图案化导电层电性连接；至少一个裸片设置于所述通孔中，所述裸片具有主动面和相对于所述主动面的背面，所述裸片的背面是露出于所述衬底的第二表面；第一介电层，填入所述裸片与所述通孔的侧壁之间的空隙并且覆盖所述裸片的所述主动面和所述衬底的第一表面；第三图案化导电层设置于所述第一介电层的表面上，透过第二电性互连件与所述裸片电性连接；以及金属层，直接设置于所述裸片的背面上。

8.

发明公开
用于集成电路及类似物的侧堆叠互连无效

公开(公告)号：CN103956330A

公开(公告)日：2014-07-30

申请号：CN201310461342.9

申请日：2013-09-30

Applicant: 阿尔特拉公司

Inventor： J·M·隆

IPC: H01L21/768 , H01L25/065 , H01L23/528

CPC classification number: H01L25/16 , H01L21/50 , H01L24/24 , H01L24/25 , H01L24/82 , H01L25/0657 , H01L25/50 , H01L2224/24145 , H01L2224/25175 , H01L2224/32145 , H01L2224/92244 , H01L2225/06527 , H01L2225/06548 , H01L2924/1305 , H01L2924/00

Abstract: 在示例性实施例中，多个集成电路在区块中堆叠彼此之上。在区块的第一侧上可访问每个集成电路上的多个引线。绝缘层形成在区块的第一侧上；导电过孔形成在绝缘层中并且耦合至引线；导电层形成在绝缘层上并且耦合至导电过孔；以及导电通路形成在导电层中。绝缘层、导电过孔和导电层的额外层可以形成在第一绝缘层和第一导电层的顶部上，以便形成去往集成电路引线的更复杂的互连通路。