-
公开(公告)号:CN106158818A
公开(公告)日:2016-11-23
申请号:CN201610221935.1
申请日:2016-04-11
Applicant: 联发科技股份有限公司
Inventor: 蔡宪聪
IPC: H01L23/498 , H01L21/48
CPC classification number: H01L25/16 , H01L21/4832 , H01L21/561 , H01L21/563 , H01L21/568 , H01L23/293 , H01L23/31 , H01L23/3128 , H01L23/4952 , H01L23/5389 , H01L24/03 , H01L24/06 , H01L24/14 , H01L24/19 , H01L24/20 , H01L24/24 , H01L24/25 , H01L24/43 , H01L24/46 , H01L24/82 , H01L24/96 , H01L25/0657 , H01L25/50 , H01L2224/02371 , H01L2224/02379 , H01L2224/02381 , H01L2224/04042 , H01L2224/12105 , H01L2224/24146 , H01L2224/24195 , H01L2224/24225 , H01L2224/2512 , H01L2224/25174 , H01L2224/32145 , H01L2224/45099 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/82101 , H01L2224/96 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/01006 , H01L2924/01029 , H01L2924/01047 , H01L2924/01079 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/18165 , H01L2924/19042 , H01L2924/19104 , H01L2924/19105 , H01L2224/45015 , H01L2924/207 , H01L2224/05599 , H01L2924/00012 , H01L2224/19 , H01L2224/11 , H01L2224/82 , H01L23/49811 , H01L21/4853
Abstract: 本发明公开了一种半导体封装及其制作方法。其中该半导体封装包含有半导体晶粒、多个I/O垫、模封材和多个打印的内连结构。其中该多个I/O垫分布在该半导体晶粒的主动面上。其中,该模封材覆盖该半导体晶粒的主动面,并且该模封材的下表面与该半导体晶粒的下表面齐平。其中,该多个内连结构嵌入于该模封材中,并电连接该多个I/O垫。其中各个该打印的内连结构包含导电接线以及导电接垫,其中该导电接线与该导电接垫是一体成型的。该半导体封装,利用打印技术(如3D打印)来形成内连结构,因此可以提高半导体封装的良品率。
-
公开(公告)号:CN102893711B
公开(公告)日:2016-08-03
申请号:CN201180024358.2
申请日:2011-05-11
Applicant: 松下电器产业株式会社
IPC: H05K3/42 , C23C18/18 , G06K19/077 , H01L23/12 , H01L25/00 , H01L25/065 , H01L25/07 , H01L25/18 , H05K1/14 , H05K3/00
CPC classification number: H05K3/184 , C23C18/1608 , C23C18/1653 , C23C18/1893 , C25D7/0607 , H01L21/4832 , H01L21/6835 , H01L23/3121 , H01L23/49541 , H01L23/49582 , H01L23/49827 , H01L23/5389 , H01L24/24 , H01L24/25 , H01L24/82 , H01L25/0655 , H01L25/0657 , H01L25/50 , H01L2221/68359 , H01L2221/68377 , H01L2224/24051 , H01L2224/24137 , H01L2224/24145 , H01L2224/24146 , H01L2224/24225 , H01L2224/24226 , H01L2224/24998 , H01L2224/32145 , H01L2224/82001 , H01L2224/82039 , H01L2224/82101 , H01L2225/06524 , H01L2225/06527 , H01L2225/06551 , H01L2225/06568 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/0102 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01051 , H01L2924/01056 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/12042 , H05K1/185 , H05K3/10 , H05K3/284 , H05K3/4644 , H05K2201/10636 , H05K2201/10674 , H05K2203/0264 , H05K2203/072 , H05K2203/0723 , H05K2203/0769 , H05K2203/1407 , H05K2203/1469 , Y02P70/611 , H05K3/4661 , H01L2924/00
Abstract: 本发明提供一种配线方法,在露出多个连接端子(101a、102a)的半导体装置(1)的表面形成绝缘层(103),在绝缘层(103)的表面形成树脂覆膜(104),从树脂覆膜(104)的表面侧形成深度与树脂覆膜(104)的厚度相同或者超过厚度的沟(105),使其通过连接对象的连接端子附近,并且从该附近通过部分形成到达连接对象的连接端子的连通孔(106、107),在沟(105)以及连通孔(106、107)的表面使镀敷催化剂或镀敷催化剂前驱体沉积,通过使树脂覆膜(104)溶解或溶胀以除去树脂覆膜(104),通过进行化学镀,仅在镀敷催化剂或者由镀敷催化剂前驱体形成的镀敷催化剂残留的部分形成镀膜,由此设置具有主体部和分支部的配线(108),主体部位于绝缘层(103)表面,分支部从主体部分支并延伸至绝缘层(103)内部并且到达连接对象的连接端子(101a、102a)。
-
公开(公告)号:CN102365734B
公开(公告)日:2015-08-19
申请号:CN201080015502.1
申请日:2010-03-30
Applicant: 西门子公司
CPC classification number: H01L24/72 , H01L24/24 , H01L24/25 , H01L24/29 , H01L24/82 , H01L25/072 , H01L2224/24011 , H01L2224/2402 , H01L2224/24051 , H01L2224/24225 , H01L2224/24226 , H01L2224/291 , H01L2224/29191 , H01L2224/32225 , H01L2224/45147 , H01L2224/73267 , H01L2224/82039 , H01L2924/00011 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/0102 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01068 , H01L2924/01074 , H01L2924/01082 , H01L2924/014 , H01L2924/13055 , H01L2924/15787 , H01L2924/0715 , H01L2924/3512 , H01L2924/00 , H01L2224/48 , H01L2924/01004
Abstract: 本发明提供一种包含一电路的电路结构,所述电路具有至少一个安装在一衬底上的电子部件和一用于对所述部件进行电接触的平面导电通路,其中,所述电路上设有一弹性元件,此外还设有一装置,所述装置用于向所述弹性元件施加一作用力以将所述弹性元件压向所述电路。借此防止所述部件下方的焊料中形成裂纹。
-
公开(公告)号:CN102893711A
公开(公告)日:2013-01-23
申请号:CN201180024358.2
申请日:2011-05-11
Applicant: 松下电器产业株式会社
IPC: H05K3/42 , C23C18/18 , G06K19/077 , H01L23/12 , H01L25/00 , H01L25/065 , H01L25/07 , H01L25/18 , H05K1/14 , H05K3/00
CPC classification number: H05K3/184 , C23C18/1608 , C23C18/1653 , C23C18/1893 , C25D7/0607 , H01L21/4832 , H01L21/6835 , H01L23/3121 , H01L23/49541 , H01L23/49582 , H01L23/49827 , H01L23/5389 , H01L24/24 , H01L24/25 , H01L24/82 , H01L25/0655 , H01L25/0657 , H01L25/50 , H01L2221/68359 , H01L2221/68377 , H01L2224/24051 , H01L2224/24137 , H01L2224/24145 , H01L2224/24146 , H01L2224/24225 , H01L2224/24226 , H01L2224/24998 , H01L2224/32145 , H01L2224/82001 , H01L2224/82039 , H01L2224/82101 , H01L2225/06524 , H01L2225/06527 , H01L2225/06551 , H01L2225/06568 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/0102 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01051 , H01L2924/01056 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/12042 , H05K1/185 , H05K3/10 , H05K3/284 , H05K3/4644 , H05K2201/10636 , H05K2201/10674 , H05K2203/0264 , H05K2203/072 , H05K2203/0723 , H05K2203/0769 , H05K2203/1407 , H05K2203/1469 , Y02P70/611 , H05K3/4661 , H01L2924/00
Abstract: 本发明提供一种配线方法,在露出多个连接端子(101a、102a)的半导体装置(1)的表面形成绝缘层(103),在绝缘层(103)的表面形成树脂覆膜(104),从树脂覆膜(104)的表面侧形成深度与树脂覆膜(104)的厚度相同或者超过厚度的沟(105),使其通过连接对象的连接端子附近,并且从该附近通过部分形成到达连接对象的连接端子的连通孔(106、107),在沟(105)以及连通孔(106、107)的表面使镀敷催化剂或镀敷催化剂前躯体沉积,通过使树脂覆膜(104)溶解或溶胀以除去树脂覆膜(104),通过进行化学镀,仅在镀敷催化剂或者由镀敷催化剂前躯体形成的镀敷催化剂残留的部分形成镀膜,由此设置具有主体部和分支部的配线(108),主体部位于绝缘层(103)表面,分支部从主体部分支并延伸至绝缘层(103)内部并且到达连接对象的连接端子(101a、102a)。
-
公开(公告)号:CN102365734A
公开(公告)日:2012-02-29
申请号:CN201080015502.1
申请日:2010-03-30
Applicant: 西门子公司
CPC classification number: H01L24/72 , H01L24/24 , H01L24/25 , H01L24/29 , H01L24/82 , H01L25/072 , H01L2224/24011 , H01L2224/2402 , H01L2224/24051 , H01L2224/24225 , H01L2224/24226 , H01L2224/291 , H01L2224/29191 , H01L2224/32225 , H01L2224/45147 , H01L2224/73267 , H01L2224/82039 , H01L2924/00011 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/0102 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01068 , H01L2924/01074 , H01L2924/01082 , H01L2924/014 , H01L2924/13055 , H01L2924/15787 , H01L2924/0715 , H01L2924/3512 , H01L2924/00 , H01L2224/48 , H01L2924/01004
Abstract: 本发明提供一种包含一电路的电路结构,所述电路具有至少一个安装在一衬底上的电子部件和一用于对所述部件进行电接触的平面导电通路,其中,所述电路上设有一弹性元件,此外还设有一装置,所述装置用于向所述弹性元件施加一作用力以将所述弹性元件压向所述电路。借此防止所述部件下方的焊料中形成裂纹。
-
公开(公告)号:CN1691317A
公开(公告)日:2005-11-02
申请号:CN200510064940.8
申请日:2005-04-12
Applicant: 精工爱普生株式会社
Inventor: 郡利明
CPC classification number: H01L24/25 , H01L24/24 , H01L24/82 , H01L2224/24051 , H01L2224/24105 , H01L2224/24225 , H01L2224/24226 , H01L2224/24998 , H01L2224/25175 , H01L2224/32225 , H01L2224/82007 , H01L2224/82101 , H01L2224/92 , H01L2224/92244 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/04953 , H01L2924/12042 , H01L2924/14 , H01L2924/181 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/83 , H01L2224/82 , H05K3/4661 , H01L2924/00 , H01L2924/00012
Abstract: 提供一种在将半导体芯片与配线基板电连接时,能够简化处理、使配线间距细微化并提高电连接可靠性的半导体装置。本发明的半导体装置(10),具备搭载了半导体芯片(12)的配线基板(11),其中在半导体芯片(12)的侧方设置树脂组成的绝缘部(13),借助于在绝缘部(13)上形成的配线(14)将半导体芯片(12)的端子(25)与配线基板(11)的端子(22)电连接。
-
公开(公告)号:CN1214462C
公开(公告)日:2005-08-10
申请号:CN01806547.3
申请日:2001-03-15
Applicant: 薄膜电子有限公司
IPC: H01L23/522 , H01L21/60
CPC classification number: H01L24/25 , H01L24/24 , H01L24/82 , H01L25/0657 , H01L2224/24051 , H01L2224/24145 , H01L2224/24146 , H01L2224/24225 , H01L2224/24226 , H01L2224/25175 , H01L2224/76155 , H01L2224/82102 , H01L2225/06524 , H01L2225/06527 , H01L2225/06551 , H01L2225/06555 , H01L2225/06562 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01033 , H01L2924/01055 , H01L2924/01057 , H01L2924/01074 , H01L2924/01082 , H01L2924/10253 , H01L2924/14 , H01L2924/30105 , H01L2924/00
Abstract: 在具有至少两个叠置层的存储器和/或数据处理器件中,该叠置层由衬底支撑或形成夹层的自支撑结构,其中所述层包括具有层间的相互连接和/或相互连接到衬底中的电路的存储器和/或处理电路,各层相互关联设置,使邻接层在器件的至少一个边缘形成交错结构,并提供至少一个边缘电导体越过一层的边缘并一次下一个台阶,能连接到叠层中随后的任何层中的电导体。一种制造这种器件的方法包括以下步骤:连续地添加所述各层,一次一层使各层形成交错结构,提供的一层或多层具有至少一个电接触焊盘,该电接触焊盘用于连接到一个或多个层间边缘连接体。
-
公开(公告)号:CN1183485C
公开(公告)日:2005-01-05
申请号:CN98805447.7
申请日:1998-03-25
Applicant: 格姆普拉斯公司
IPC: G06K19/077
CPC classification number: G06K19/07769 , G06K19/07743 , G06K19/07749 , G06K19/0775 , G06K19/07779 , G06K19/07783 , H01L24/24 , H01L24/82 , H01L2224/16225 , H01L2224/16227 , H01L2224/24051 , H01L2224/24225 , H01L2224/24226 , H01L2224/24227 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01057 , H01L2924/01058 , H01L2924/01059 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01087 , H01L2924/014 , H01L2924/07802 , H01L2924/14 , H01L2924/15153 , H01L2924/15165 , H01L2924/19042 , H01L2924/00014 , H01L2924/00
Abstract: 本发明涉及电子组件的制造方法,该电子组件、例如芯片卡、至少包括一个埋设在卡载体(40)中的微电路(44),该微电路包括与由端子(50,52)和/或天线构成的接口单元相连接的输出接点(46,48),其特征在于:借助喷射器或类似装置沉积一种在其施加后仍保持柔性的低粘度导电材料来作成输出接点(46,48)及接口单元之间的连接部分(54)。有利地,使用一种填充了导电或本征导电粒子的聚合树脂。
-
公开(公告)号:CN1393829A
公开(公告)日:2003-01-29
申请号:CN02106546.2
申请日:2000-05-30
Applicant: 格姆普拉斯公司
IPC: G06K19/077 , H01L21/50
CPC classification number: H01L24/98 , G06K19/07743 , G06K19/07745 , H01L23/49855 , H01L24/24 , H01L24/48 , H01L24/82 , H01L2224/24051 , H01L2224/24225 , H01L2224/24226 , H01L2224/32225 , H01L2224/48091 , H01L2224/73265 , H01L2224/73267 , H01L2924/00014 , H01L2924/00015 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01058 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01087 , H01L2924/014 , H01L2924/181 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/00 , H01L2224/45099 , H01L2224/85399 , H01L2224/05599 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 本发明旨在制造一种具有一个支座与至少一个以芯片形式的微型电路有关的设备,并且包含对具有一个故障位于其内部或者其到通信接口连接处的至少一个芯片的替换,进行如下准备:-.将要替换的芯片压进支座的厚度中,以便使所述芯片的顶面和该支座的表面(16a)齐平或者稍微凹于该支座表面,而且所述芯片和通信接口的连接被中断;-.提供了一个由一个薄替换芯片组成的组件。
-
公开(公告)号:CN103311222B
公开(公告)日:2016-08-31
申请号:CN201310073377.5
申请日:2013-03-07
Applicant: 英飞凌科技股份有限公司
Inventor: 霍斯特·托伊斯
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L23/3121 , H01L21/561 , H01L21/565 , H01L21/568 , H01L23/36 , H01L23/49811 , H01L23/5389 , H01L24/24 , H01L24/25 , H01L24/82 , H01L24/97 , H01L25/0655 , H01L25/105 , H01L2224/24105 , H01L2224/24137 , H01L2224/24225 , H01L2224/25175 , H01L2225/1035 , H01L2225/1041 , H01L2924/181 , H01L2924/00
Abstract: 本发明公开了一种半导体封装件及其形成方法。在一个实施例中,一种半导体封装件的形成方法包括将具有贯通开口的薄膜层施加在载体上,并将半导体芯片的背面附接于所述薄膜层。半导体芯片的正面上具有触头。所述方法包括利用第一公共沉积和图案化步骤来在开口中形成导电材料。所述导电材料接触所述半导体芯片的触头。通过利用第二公共沉积和图案化步骤将半导体芯片、薄膜层、以及导电材料封装在封装剂中来形成重新配置的晶圆。将该重新配置的晶圆进行分离以形成多个封装件。
-
-
-
-
-
-
-
-
-