包含外延硅层的半导体装置及其形成方法

    公开(公告)号:CN109728074A

    公开(公告)日:2019-05-07

    申请号:CN201811284390.4

    申请日:2018-10-31

    Abstract: 本发明实施例涉及包含外延硅层的半导体装置和其形成方法。一种制造半导体装置的方法包含:提供衬底,衬底包含第一导电类型的第一半导电区和位于第一半导电区上方的门结构,其中门结构之间的间隙暴露第一半导电区的部分;和从第一半导电区的经暴露部分开始在间隙中形成第二导电类型的第二半导电区。形成第二半导电区包含:在腔中在毗邻于门结构的侧壁周围以第一生长速率生长外延富硅层,第一生长速率大于中心部分处的第二生长速率;和在腔中利用蚀刻剂以第一蚀刻速率在毗邻于门结构的侧壁周围部分地去除外延富硅层,第一蚀刻速率大于中心部分处的第二蚀刻速率。

    具有通孔的堆叠结构上的缓冲层

    公开(公告)号:CN105336578B

    公开(公告)日:2019-04-23

    申请号:CN201410658986.1

    申请日:2014-11-17

    Abstract: 本发明提供了具有通孔的堆叠结构上的缓冲层。一种结构包括第一和第二衬底、第一和第二应力缓冲层和钝化后互连(PPI)结构。第一和第二衬底包括第一和第二半导体衬底以及分别位于所述第一和第二半导体衬底上的第一和第二互连结构。第二互连结构位于第二半导体衬底的第一侧上。第一衬底在接合界面处接合至第二衬底。通孔至少延伸穿过第二半导体衬底进入第二互连结构。第一应力缓冲层位于与第二半导体衬底的第一侧相对的第二半导体衬底的第二侧上。PPI结构位于第一应力缓冲层上且电连接至通孔。第二应力缓冲层位于PPI结构和第一应力缓冲层上。

    晶片分离系统与方法
    64.
    发明公开

    公开(公告)号:CN108122810A

    公开(公告)日:2018-06-05

    申请号:CN201711037621.7

    申请日:2017-10-30

    Abstract: 本发明实施例涉及晶片分离系统与方法。本公开涉及一种用于分离一对接合衬底的方法。在所述方法中,提供分离设备,其包含晶片卡盘、弹性晶片组合件及一组分开叶片。将所述对接合衬底放置在所述晶片卡盘上使得所述接合衬底对的第一衬底与卡盘顶部表面接触。将所述弹性晶片组合件放置在所述接合衬底对上方使得其第一表面与所述接合衬底对的第二衬底的上表面接触。将具有不同厚度的分开叶片对从彼此径向相对的所述对接合衬底的边缘插入于所述第一衬底与所述第二衬底之间,而同时向上牵拉所述第二衬底直到所述弹性晶片组合件使所述第二衬底从所述第一衬底弯曲。通过在所述接合衬底对的相对侧上提供不平衡初始扭矩,减少边缘缺陷及晶片破损。

    半导体结构和其制造方法
    67.
    发明公开

    公开(公告)号:CN107017197A

    公开(公告)日:2017-08-04

    申请号:CN201610933690.5

    申请日:2016-10-25

    Inventor: 蔡敏瑛 杜友伦

    Abstract: 本发明涉及半导体结构和其制造方法。本发明提供一种半导体结构,其包含:第一半导体装置,其具有第一表面与第二表面,所述第二表面与所述第一表面对立;位于所述第一半导体装置的所述第一表面上方的半导体衬底;以及III‑V蚀刻终止层,其接触所述第一半导体装置的所述第二表面。本发明还提供一种用于半导体结构的制造方法,其包含提供具有第一表面的暂时衬底、形成III‑V蚀刻终止层于所述第一表面上方、形成第一半导体装置于所述III‑V蚀刻终止层上方以及通过蚀刻操作去除所述暂时衬底并且暴露所述III‑V蚀刻终止层的表面。

Patent Agency Ranking