公开(公告)号：CN107797378A

公开(公告)日：2018-03-13

申请号：CN201710130750.4

申请日：2017-03-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 涂志强 ,  陈俊郎 ,  蔡嘉雄 ,  游秋山 ,  张宗裕 ,  林志诚 ,  刘丙寅 ,  李信昌 ,  林云跃

IPC: G03F1/62

CPC classification number: G03F1/62

Abstract: 一种石墨烯层的形成方法包括：在第一衬底之上沉积第一材料层；以及在所述第一材料层之上沉积石墨烯层。所述方法还包括：在所述石墨烯层之上沉积非晶硅层；以及将所述非晶硅层结合至第二衬底，从而形成组件。所述方法还包括：使所述组件退火，从而将所述非晶硅层转变成氧化硅层。所述石墨烯层的形成方法还包括：自所述组件移除所述第一衬底；以及自所述组件移除所述第一材料层，从而暴露出所述石墨烯层。

公开(公告)号：CN104681498B

公开(公告)日：2017-12-05

申请号：CN201410050188.0

申请日：2014-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴常明 ,  吴伟成 ,  刘世昌 ,  庄学理 ,  蔡嘉雄

IPC: H01L21/311 ,  H01L29/423 ,  H01L21/336 ,  H01L29/792 ,  H01L27/11568

CPC classification number: H01L27/11568 ,  H01L21/31116 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供了存储器件及其制造方法。一种器件包括：位于衬底上方的控制栅极结构，位于衬底上方的存储器栅极结构，其中，在控制栅极结构和存储器栅极结构之间形成电荷存储层；沿着存储器栅极结构的侧壁的第一间隔件；沿着控制栅极结构的侧壁的第二间隔件；位于存储器栅极结构的顶面上方的氧化物层；位于氧化物层上方的顶部间隔件；形成在衬底中并且邻近存储器栅极结构的第一漏极/源极区域；以及形成在衬底中并且邻近控制栅极结构的第二漏极/源极区域。

公开(公告)号：CN104465680B

公开(公告)日：2017-07-14

申请号：CN201410426056.3

申请日：2014-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐鸿文 ,  林荣义 ,  苏庆忠 ,  卢玠甫 ,  杜友伦 ,  蔡嘉雄

IPC: H01L27/146

CPC classification number: H01L27/14685 ,  H01L27/14623 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14689

Abstract: 本发明提供了一种背照式半导体图像感测器件，该背照式半导体图像感测器件包括半导体衬底。该半导体衬底包括辐射敏感二极管和外围区。外围区接近背照式半导体图像感测器件的侧壁。该背照式半导体图像感测器件还包括位于半导体衬底的背侧上的第一抗反射涂层(ARC)和位于第一抗反射涂层上的介电层。此外，辐射屏蔽层设置在介电层上。而且，该背照式半导体图像感测器件具有位于背照式半导体图像感测器件的侧壁上的光子阻挡层。辐射屏蔽层的侧壁的至少一部分没有被光子阻挡层覆盖，并且光子阻挡层配置为阻挡光子穿入至半导体衬底内。本发明涉及一种半导体器件及其制造方法。

公开(公告)号：CN103545357B

公开(公告)日：2017-07-11

申请号：CN201310286503.5

申请日：2011-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭俊聪 ,  刘世昌 ,  蔡嘉雄

IPC: H01L29/73 ,  H01L29/732 ,  H01L29/737 ,  H01L29/08

CPC classification number: H01L29/66242 ,  H01L29/0821 ,  H01L29/66287 ,  H01L29/66318 ,  H01L29/732 ,  H01L29/7371 ,  H01L29/7378

Abstract: 本发明提供一种双极性晶体管(bipolar junction transistor,BJT)。在一实施例中，双极性晶体管装置包括：具有集电极区(collector region)的半导体基板，及暴露在半导体基板上的材料层。材料层中具有沟槽，而暴露出集电极区的一部分。在材料层的沟槽中暴露出基极结构(base structure)、间隙物、发射极结构(emitter structure)。各间隙物具有顶宽(top width)及底宽(bottom width)，上宽大体上与底宽相等。本发明提供装置性能的提升。

公开(公告)号：CN104347758B

公开(公告)日：2017-01-04

申请号：CN201410314942.7

申请日：2014-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  朱彦璋 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L31/18 ,  H01L31/0352 ,  H01L27/146

CPC classification number: H01L31/035254 ,  H01L27/14638 ,  H01L27/1464 ,  H01L27/14687 ,  H01L31/0232 ,  H01L31/02327 ,  H01L31/028 ,  H01L31/035218 ,  H01L31/105 ,  H01L31/109 ,  H01L31/18 ,  H01L31/1892 ,  Y02E10/50

Abstract: 本发明提供了一种形成背照式光敏器件的方法，包括：在牺牲衬底上形成渐变牺牲缓冲层；在渐变牺牲缓冲层上形成均匀层；在均匀层上形成第二渐变缓冲层；在第二渐变缓冲层上形成硅层；将器件层接合至硅层；以及去除渐变牺牲缓冲层和牺牲衬底。本发明还提供了一种光敏器件。

公开(公告)号：CN103915492B

公开(公告)日：2016-12-28

申请号：CN201310100070.X

申请日：2013-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱汉钦 ,  陈祈铭 ,  喻中一 ,  蔡嘉雄

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01L21/02241 ,  H01L21/0254 ,  H01L21/28264 ,  H01L21/31111 ,  H01L21/32133 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/7786

Abstract: 一种半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上并且在组成上与第一III-V族化合物层不同。介电钝化层设置在第二III-V族化合物层上。源极部件和漏极部件设置在第二III-V族化合物层上，并且延伸穿过介电钝化层。栅电极在源极部件和漏极部件之间设置在第二III-V族化合物层的上方。栅电极具有外表面。含氧区在栅电极下方至少嵌入的第二III-V族化合物层中。栅极介电层具有第一部分和第二部分。第一部分位于栅电极下方且位于含氧区上。第二部分位于栅电极的外表面的一部分上。本发明还涉及高电子迁移率晶体管及其形成方法。

公开(公告)号：CN106206449A

公开(公告)日：2016-12-07

申请号：CN201510310463.2

申请日：2015-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  林杏莲 ,  蔡正原 ,  杨晋杰 ,  廖钰文 ,  朱文定 ,  蔡嘉雄

IPC: H01L21/8247 ,  H01L27/115 ,  G11C11/56

Abstract: 本发明涉及一种形成具有良好的良率的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中，通过在下部金属互连层上方形成底电极，以及在底电极上形成具有第一厚度的可变电阻的介电数据存储层来实施该方法。在介电数据存储层上形成覆盖层。覆盖层具有第二厚度，第二厚度比第一厚度厚约2倍至约3倍的范围内。在覆盖层上方形成顶电极，以及在顶电极上方形成上部金属互连层。本发明涉及具有优化的膜方案的高良率RRAM单元。

公开(公告)号：CN106098743A

公开(公告)日：2016-11-09

申请号：CN201510735478.3

申请日：2015-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周仲彥 ,  蔡嘉雄 ,  曾李全 ,  李汝谅

IPC: H01L29/06 ,  H01L21/306 ,  B81B7/02

Abstract: 本发明实施例提供了一种用于实施高纵横比蚀刻的方法。提供了一种具有布置在半导体衬底上方的硬掩模层的半导体衬底。对硬掩模层实施第一蚀刻以形成暴露半导体衬底的硬掩模开口。硬掩模开口具有底部宽度。穿过硬掩模开口，对半导体衬底实施第二蚀刻，以形成具有顶部宽度的衬底开口，顶部宽度约等于硬掩模开口的底部宽度。形成内衬于衬底开口的侧壁的保护层。穿过硬掩模开口，对半导体衬底实施第三蚀刻，以增加衬底开口的高度。在第三蚀刻期间，衬底开口的顶部宽度基本保持不变。也提供了具有高纵横比开口的半导体结构。本发明实施例涉及上部不变宽的高纵横比蚀刻。

公开(公告)号：CN103579042B

公开(公告)日：2016-09-07

申请号：CN201210465015.6

申请日：2012-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄信华 ,  刘丙寅 ,  林宏桦 ,  谢元智 ,  赵兰璘 ,  蔡嘉雄

IPC: H01L21/67

CPC classification number: H01L21/67092 ,  Y10T156/11 ,  Y10T156/1132 ,  Y10T156/1153 ,  Y10T156/1189 ,  Y10T156/1911 ,  Y10T156/1944 ,  Y10T156/1972

Abstract: 本发明公开了将接合晶圆分离的系统及方法。在一个实施例中，一种将接合的晶圆分离的系统包括接合的晶圆的支撑件和向接合的晶圆施加剪切力的装置。该系统还包括向接合的晶圆施加真空的装置。

公开(公告)号：CN103474420B

公开(公告)日：2016-06-22

申请号：CN201210359518.5

申请日：2012-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘丙寅 ,  黄信华 ,  赵兰璘 ,  蔡嘉雄

IPC: H01L25/065 ,  H01L23/488 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L25/0657 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L24/92 ,  H01L24/94 ,  H01L25/50 ,  H01L2224/03845 ,  H01L2224/05026 ,  H01L2224/05147 ,  H01L2224/05571 ,  H01L2224/056 ,  H01L2224/05611 ,  H01L2224/08147 ,  H01L2224/08502 ,  H01L2224/80097 ,  H01L2224/80203 ,  H01L2224/80204 ,  H01L2224/80345 ,  H01L2224/80805 ,  H01L2224/80896 ,  H01L2224/80986 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/1461 ,  H01L2224/80 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2924/01032 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 公开了三维集成电路(3DIC)结构和用于半导体晶圆的混合接合方法。3DIC结构包括第一半导体器件，在第一半导体器件顶面上的第一绝缘材料内设置有第一导电焊盘，在第一导电焊盘的顶面上具有第一凹槽。3DIC结构包括连接至第一半导体器件的第二半导体器件，在第二半导体器件顶面上的第二绝缘材料内设置有第二导电焊盘，在第二导电焊盘的顶面上具有第二凹槽。密封层设置在位于第一凹槽中的第一导电焊盘和位于第二凹槽中的第二导电焊盘之间。密封层将第一导电焊盘接合至第二导电焊盘。第一绝缘材料接合至第二绝缘材料。