-
公开(公告)号：CN106082108B
公开(公告)日：2018-05-04
申请号：CN201510736299.1
申请日：2015-11-03
申请人： 台湾积体电路制造股份有限公司
IPC分类号： B81C1/00
CPC分类号： B81C1/00595 , B81B7/007 , B81B2201/0235 , B81B2201/0242 , B81B2201/0264 , B81B2201/0271 , B81B2201/0292 , B81B2203/0109 , B81C1/00357 , B81C1/00801 , B81C2201/0132
摘要： 本发明提供了一种形成IC(集成电路)器件的方法。方法包括：接收第一晶圆，第一晶圆包括第一衬底并且包括设置在其上表面上的等离子体反射层。等离子体反射层配置为从其反射等离子体。在第二晶圆的下表面上形成介电保护层，其中，第二晶圆包括第二衬底。将第二晶圆接合至第一晶圆，从而在等离子体反射层和介电保护层之间形成腔体。利用等离子体实施蚀刻工艺以形成从第二晶圆的上表面延伸并且穿过介电保护层进入腔体内的开口。也提供了通过上述方法形成的结构。本发明实施例涉及用于减少背侧硅损坏的结构。
-
公开(公告)号：CN106098743A
公开(公告)日：2016-11-09
申请号：CN201510735478.3
申请日：2015-11-02
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/06 , H01L21/306 , B81B7/02
摘要： 本发明实施例提供了一种用于实施高纵横比蚀刻的方法。提供了一种具有布置在半导体衬底上方的硬掩模层的半导体衬底。对硬掩模层实施第一蚀刻以形成暴露半导体衬底的硬掩模开口。硬掩模开口具有底部宽度。穿过硬掩模开口，对半导体衬底实施第二蚀刻，以形成具有顶部宽度的衬底开口，顶部宽度约等于硬掩模开口的底部宽度。形成内衬于衬底开口的侧壁的保护层。穿过硬掩模开口，对半导体衬底实施第三蚀刻，以增加衬底开口的高度。在第三蚀刻期间，衬底开口的顶部宽度基本保持不变。也提供了具有高纵横比开口的半导体结构。本发明实施例涉及上部不变宽的高纵横比蚀刻。
-
公开(公告)号：CN105977282A
公开(公告)日：2016-09-28
申请号：CN201510495959.1
申请日：2015-08-13
申请人： 台湾积体电路制造股份有限公司
CPC分类号： B81C1/00595 , B01L3/502707 , B01L2200/10 , B01L2300/0887 , B81B1/002 , B81B2201/0214 , B81B2207/07 , B81B2207/096 , B81C1/00206 , G01N27/4145 , H01L21/2007 , H01L23/49816 , H01L23/528 , H01L24/02 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/11 , H01L24/13 , H01L24/29 , H01L24/32 , H01L24/80 , H01L24/83 , H01L2224/02372 , H01L2224/0239 , H01L2224/0401 , H01L2224/05124 , H01L2224/05147 , H01L2224/05184 , H01L2224/05569 , H01L2224/0557 , H01L2224/08225 , H01L2224/13024 , H01L2224/13025 , H01L2224/131 , H01L2224/13124 , H01L2224/13147 , H01L2224/13184 , H01L2224/2919 , H01L2224/32225 , H01L2224/80801 , H01L2224/8385 , H01L2924/1306 , H01L2924/1461 , H01L2924/15311 , H01L2924/014 , H01L2924/00014 , H01L2924/01029 , H01L2924/01013 , H01L2924/01074 , H01L29/0684 , B81B7/02
摘要： 本发明实施例提供了一种生物感测半导体结构。晶体管包括沟道区和位于沟道区下面的栅极。第一介电层位于晶体管上面。第一开口延伸穿过第一介电层以暴露沟道区。生物感测层作为第一开口的衬垫并且覆盖沟道区的上表面。第二介电层作为第一开口的衬垫并且位于感测层上方。位于第一开口内的第二开口穿过第二介电层的位于沟道区上面的区域而延伸至生物感测层。本发明实施例也提供了一种用于制造生物感测半导体结构的方法。本发明实施例涉及用于制造生物传感器的微阱的方法。
-
公开(公告)号：CN106082103B
公开(公告)日：2018-05-11
申请号：CN201510735507.6
申请日：2015-11-02
申请人： 台湾积体电路制造股份有限公司
发明人： 周仲彥
CPC分类号： B81B3/001 , B81B2203/0163 , B81B2207/012 , B81C1/00801 , B81C1/00952 , B81C2201/013 , B81C2201/014 , B81C2203/0792
摘要： 提供了用于制造具有牺牲支撑件以防止粘滞的微机电系统(MEMS)结构的方法。实施至载体衬底的上表面内的第一蚀刻以在腔体中形成牺牲支撑件。实施热氧化工艺以氧化牺牲支撑件，并且以形成作为上表面的衬垫并且包括氧化的牺牲支撑件的氧化物层。通过氧化物层将位于载体衬底上方的MEMS衬底接合至载体衬底。实施至MEMS衬底内的第二蚀刻以形成位于腔体上面并且由氧化的牺牲支撑件支撑的可移动块。实施至氧化物层内的第三蚀刻以横向地蚀刻氧化的牺牲支撑件和以去除氧化的牺牲支撑件。也提供了具有抗粘滞凸块的MEMS结构。本发明实施例涉及防止湿清洗工艺之后的粘滞的微机电系统(MEMS)结构。
-
公开(公告)号：CN106159086A
公开(公告)日：2016-11-23
申请号：CN201510683772.4
申请日：2015-10-20
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明涉及一种具有RRAM单元的集成电路器件和相关的形成方法。在一些实施例中，集成电路器件具有设置在下部金属互连层上方的底部电极。集成电路器件还包括具有可变电阻的电阻转换层，该电阻转换层位于底部电极上，并且顶部电极位于电阻转换层上方。集成电路器件还包括自溅射间隔件，该自溅射间隔件具有：横向部分，围绕垂直位于电阻转换层与底部蚀刻停止层之间的位置处的底部电极；和垂直部分，邻接电阻转换层和顶部电极的侧壁。集成电路器件还具有顶部蚀刻停止层，该顶部蚀刻停止层位于底部蚀刻停止层上方，邻接自溅射间隔件的侧壁，并且覆盖顶部电极。
-
公开(公告)号：CN106159086B
公开(公告)日：2019-12-13
申请号：CN201510683772.4
申请日：2015-10-20
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明涉及一种具有RRAM单元的集成电路器件和相关的形成方法。在一些实施例中，集成电路器件具有设置在下部金属互连层上方的底部电极。集成电路器件还包括具有可变电阻的电阻转换层，该电阻转换层位于底部电极上，并且顶部电极位于电阻转换层上方。集成电路器件还包括自溅射间隔件，该自溅射间隔件具有：横向部分，围绕垂直位于电阻转换层与底部蚀刻停止层之间的位置处的底部电极；和垂直部分，邻接电阻转换层和顶部电极的侧壁。集成电路器件还具有顶部蚀刻停止层，该顶部蚀刻停止层位于底部蚀刻停止层上方，邻接自溅射间隔件的侧壁，并且覆盖顶部电极。
-
公开(公告)号：CN106098743B
公开(公告)日：2019-09-13
申请号：CN201510735478.3
申请日：2015-11-02
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/06 , H01L21/306 , B81B7/02
摘要： 本发明实施例提供了一种用于实施高纵横比蚀刻的方法。提供了一种具有布置在半导体衬底上方的硬掩模层的半导体衬底。对硬掩模层实施第一蚀刻以形成暴露半导体衬底的硬掩模开口。硬掩模开口具有底部宽度。穿过硬掩模开口，对半导体衬底实施第二蚀刻，以形成具有顶部宽度的衬底开口，顶部宽度约等于硬掩模开口的底部宽度。形成内衬于衬底开口的侧壁的保护层。穿过硬掩模开口，对半导体衬底实施第三蚀刻，以增加衬底开口的高度。在第三蚀刻期间，衬底开口的顶部宽度基本保持不变。也提供了具有高纵横比开口的半导体结构。本发明实施例涉及上部不变宽的高纵横比蚀刻。
-
公开(公告)号：CN105977282B
公开(公告)日：2019-03-22
申请号：CN201510495959.1
申请日：2015-08-13
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明实施例提供了一种生物感测半导体结构。晶体管包括沟道区和位于沟道区下面的栅极。第一介电层位于晶体管上面。第一开口延伸穿过第一介电层以暴露沟道区。生物感测层作为第一开口的衬垫并且覆盖沟道区的上表面。第二介电层作为第一开口的衬垫并且位于感测层上方。位于第一开口内的第二开口穿过第二介电层的位于沟道区上面的区域而延伸至生物感测层。本发明实施例也提供了一种用于制造生物感测半导体结构的方法。本发明实施例涉及用于制造生物传感器的微阱的方法。
-
公开(公告)号：CN106082108A
公开(公告)日：2016-11-09
申请号：CN201510736299.1
申请日：2015-11-03
申请人： 台湾积体电路制造股份有限公司
IPC分类号： B81C1/00
CPC分类号： B81C1/00595 , B81B7/007 , B81B2201/0235 , B81B2201/0242 , B81B2201/0264 , B81B2201/0271 , B81B2201/0292 , B81B2203/0109 , B81C1/00357 , B81C1/00801 , B81C2201/0132
摘要： 本发明提供了一种形成IC(集成电路)器件的方法。方法包括：接收第一晶圆，第一晶圆包括第一衬底并且包括设置在其上表面上的等离子体反射层。等离子体反射层配置为从其反射等离子体。在第二晶圆的下表面上形成介电保护层，其中，第二晶圆包括第二衬底。将第二晶圆接合至第一晶圆，从而在等离子体反射层和介电保护层之间形成腔体。利用等离子体实施蚀刻工艺以形成从第二晶圆的上表面延伸并且穿过介电保护层进入腔体内的开口。也提供了通过上述方法形成的结构。本发明实施例涉及用于减少背侧硅损坏的结构。
-
公开(公告)号：CN106082103A
公开(公告)日：2016-11-09
申请号：CN201510735507.6
申请日：2015-11-02
申请人： 台湾积体电路制造股份有限公司
发明人： 周仲彥
CPC分类号： B81B3/001 , B81B2203/0163 , B81B2207/012 , B81C1/00801 , B81C1/00952 , B81C2201/013 , B81C2201/014 , B81C2203/0792
摘要： 提供了用于制造具有牺牲支撑件以防止粘滞的微机电系统(MEMS)结构的方法。实施至载体衬底的上表面内的第一蚀刻以在腔体中形成牺牲支撑件。实施热氧化工艺以氧化牺牲支撑件，并且以形成作为上表面的衬垫并且包括氧化的牺牲支撑件的氧化物层。通过氧化物层将位于载体衬底上方的MEMS衬底接合至载体衬底。实施至MEMS衬底内的第二蚀刻以形成位于腔体上面并且由氧化的牺牲支撑件支撑的可移动块。实施至氧化物层内的第三蚀刻以横向地蚀刻氧化的牺牲支撑件和以去除氧化的牺牲支撑件。也提供了具有抗粘滞凸块的MEMS结构。本发明实施例涉及防止湿清洗工艺之后的粘滞的微机电系统(MEMS)结构。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.033 秒)
