-
公开(公告)号：CN101055877A
公开(公告)日：2007-10-17
申请号：CN200710096160.0
申请日：2007-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L27/12 , H01L27/02 , H01L21/8247 , H01L21/84 , H01L21/82 , H01L21/336 , H01L21/28
CPC classification number: H01L27/11568 , H01L27/105 , H01L27/11521 , H01L27/11526 , H01L27/11573
Abstract: 本发明提供了一种半导体结构及其制造方法。首先，形成快闪存储单元的栅极堆叠在基板上，其中栅极堆叠的顶部包括覆盖层。接着，形成栅极，其至少有一部分位于覆盖层之上；以及，减少栅极位于覆盖层上至少一部分厚度。如此，可减少同一芯片上快闪存储单元与金属氧化物半导体元件的高度差异。
-
公开(公告)号：CN1121065C
公开(公告)日：2003-09-10
申请号：CN98119615.2
申请日：1998-09-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L21/8242 , H01L21/31 , H01L21/3205
CPC classification number: H01L28/82 , H01L27/10852 , H01L28/87 , H01L28/91
Abstract: 一种DRAM存储单元的电容器的制造方法包括：在层间介电层和氮化物层中形成接触窗开口；以第一多晶硅层填满接触窗开口，形成存储节接触窗；形成一氧化层；限定及蚀刻以形成中间堆叠结构；在此结构侧壁形成第一多晶硅间隙壁；去除部分氧化层，露出第一多晶硅间隙壁的顶部；形成氮化物间隙壁，其并不延伸至第一多晶硅间隙壁的顶部；形成第二多晶硅间隙壁；去除氧化层；去除氮化物间隙壁及氮化物层，形成一下存储节；以及在下存储节上形成一薄电容器介电层以及一导电层。
-
公开(公告)号：CN112713156B
公开(公告)日：2025-03-18
申请号：CN202011139401.7
申请日：2020-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D86/00 , H01L21/762
Abstract: 在一些实施例中，本发明涉及一种集成芯片，所述集成芯片包括半导体装置、多晶硅隔离结构以及第一绝缘体衬垫及第二绝缘体衬垫。半导体装置设置在衬底的前侧上。多晶硅隔离结构连续地环绕半导体装置且从衬底的前侧朝衬底的后侧延伸。第一绝缘体衬垫及第二绝缘体衬垫分别环绕多晶硅隔离结构的第一最外侧壁及第二最外侧壁。衬底包括布置在第一绝缘体衬垫与第二绝缘体衬垫之间的单晶态小平面。单晶态小平面的顶部位于多晶硅隔离结构的最底表面、第一绝缘体衬垫的最底表面及第二绝缘体衬垫的最底表面上方。本发明也涉及一种形成隔离结构的方法。本发明在集成到同一衬底上的各种半导体装置之间提供可靠的电隔离。
-
公开(公告)号：CN115411056A
公开(公告)日：2022-11-29
申请号：CN202211210458.0
申请日：2018-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L29/10 , H01L21/762 , H01L21/225
Abstract: 本发明实施例揭露复合半导体衬底、半导体装置及其制造方法。一种复合半导体衬底，其包含半导体衬底、氧掺杂结晶半导体层及绝缘层。所述氧掺杂结晶半导体层在所述半导体衬底上方，且所述氧掺杂结晶半导体层包含结晶半导体材料及多种氧掺杂剂。所述绝缘层在所述氧掺杂结晶半导体层上方。
-
公开(公告)号：CN111261576B
公开(公告)日：2022-09-23
申请号：CN201911205419.X
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各个实施例涉及一种形成具有杂质竞争层的绝缘体上硅(SOI)器件的方法以及SOI结构，以在退火工艺期间吸收潜在的污染物金属颗粒。在一些实施例中，在伪衬底上形成杂质竞争层。在支撑衬底上方形成绝缘层。将伪晶圆的前侧接合到绝缘层。执行退火工艺，其中杂质竞争层从伪衬底的上部吸收金属。然后，去除包括杂质竞争层的伪衬底的主要部分，在绝缘层上留下伪衬底的器件层。本发明的实施例还涉及形成绝缘体上硅结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN110867460B
公开(公告)日：2022-06-24
申请号：CN201910185176.1
申请日：2019-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中，提供了一种图像传感器的形成方法。该方法包括在半导体衬底中形成多个沟槽，其中，沟槽从半导体衬底的背侧延伸到半导体衬底中。在沟槽的下表面、沟槽的侧壁和半导体衬底的背侧上形成包括掺杂剂的外延层，其中，掺杂剂具有第一掺杂类型。将掺杂剂驱入半导体衬底中以沿外延层形成具有第一掺杂类型的第一掺杂区，其中，第一掺杂区将具有与第一掺杂类型相对的第二掺杂类型的第二掺杂区与沟槽的侧壁分离并且与半导体衬底的背侧分离。在半导体衬底的背侧上方形成介电层，其中，介电层填充沟槽以形成背侧深沟槽隔离结构。本发明的实施例还提供了CMOS图像传感器及其形成方法。
-
公开(公告)号：CN110828367B
公开(公告)日：2022-06-10
申请号：CN201910382802.6
申请日：2019-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
-
公开(公告)号：CN107301972B
公开(公告)日：2022-02-18
申请号：CN201611225663.9
申请日：2016-12-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48 , H01L21/762
Abstract: 本发明的提供了半导体结构，其包括：包括第一表面和第二表面的半导体器件层，其中第一表面位于半导体器件层的前侧处，并且第二表面位于半导体器件层的后侧处；位于半导体器件的第二表面之上的绝缘层；以及穿过绝缘层的硅通孔(TSV)。也提供了半导体结构的制造方法。
-
公开(公告)号：CN109427832B
公开(公告)日：2021-09-28
申请号：CN201711246847.8
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开实施例涉及影像感应器集成芯片，其具有的深沟槽隔离结构具有反射元件。影像感应器集成芯片包含影像感应元件安排在基底内，多个突出部沿着基底的第一侧安排在影像感应元件之上，一或更多吸收增强层安排在这些突出部上方且在突出部之间，多个深沟槽隔离结构安排于沟槽内且设置于影像感应元件的相对两侧，并从基底的第一侧延伸至基底内，这些深沟槽隔离结构各自包含反射元件，其具有一或更多反射区配置为反射电磁辐射。通过使用反射元件反射电磁辐射，使相邻的像素区之间的串音(cross‑talk)减少，藉此改善影像感应器集成芯片的效能。
-
公开(公告)号：CN113249710A
公开(公告)日：2021-08-13
申请号：CN202011460736.9
申请日：2020-12-11
Applicant: 台湾积体电路制造股份有限公司
IPC: C23C16/455 , C23C16/52
Abstract: 根据一些实施例，提供一种用于处理半导体晶圆的方法。该方法包括将一半导体晶圆装载至一腔室中。该方法亦包括自该腔室产生一废气流。该方法进一步包括通过将一处理气体供应至该腔室中而在该半导体晶圆上沉积一膜。另外，该方法包括利用一气体感测器来侦测该废气流中的该处理气体的一浓度且根据该侦测的一结果产生一侦测信号。该方法进一步包括在该膜形成于该半导体晶圆上之后，将一清洗气体供应至该腔室中持续一时间段。该时间段是基于该侦测信号来判定。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.039 seconds)
