-
公开(公告)号：CN1123928C
公开(公告)日：2003-10-08
申请号：CN98115217.1
申请日：1998-06-24
Applicant: 台湾积体电路制造股份有限公司
Inventor： 罗吉进
IPC: H01L21/8242 , H01L21/82 , H01L21/28
CPC classification number: H01L28/91 , H01L27/10852 , H01L28/84
Abstract: 一种动态随机存取存储器电容器及其下电极的制造方法，其电容器下电极包括掺杂非晶硅层、不具掺杂的非晶硅层以及半球型硅晶粒层。在形成有双重金属镶嵌开口的绝缘层中，先形成掺杂非晶硅层与不具有掺杂的非晶硅层，其与双重金属镶嵌开口裸露的插塞电耦接。后将绝缘层去除，裸露出掺杂非晶硅层与不具有掺杂的非晶硅层形成的下电极架构。在掺杂非晶硅层与不具有掺杂的非晶硅层裸露的表面上形成半球型硅晶粒层。
-
公开(公告)号：CN1121065C
公开(公告)日：2003-09-10
申请号：CN98119615.2
申请日：1998-09-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L21/8242 , H01L21/31 , H01L21/3205
CPC classification number: H01L28/82 , H01L27/10852 , H01L28/87 , H01L28/91
Abstract: 一种DRAM存储单元的电容器的制造方法包括：在层间介电层和氮化物层中形成接触窗开口；以第一多晶硅层填满接触窗开口，形成存储节接触窗；形成一氧化层；限定及蚀刻以形成中间堆叠结构；在此结构侧壁形成第一多晶硅间隙壁；去除部分氧化层，露出第一多晶硅间隙壁的顶部；形成氮化物间隙壁，其并不延伸至第一多晶硅间隙壁的顶部；形成第二多晶硅间隙壁；去除氧化层；去除氮化物间隙壁及氮化物层，形成一下存储节；以及在下存储节上形成一薄电容器介电层以及一导电层。
-
公开(公告)号：CN100378945C
公开(公告)日：2008-04-02
申请号：CN200610001613.2
申请日：2006-01-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/68 , H01L25/065 , H01L25/18 , H01L25/00 , H01L23/544
CPC classification number: H01L21/681
Abstract: 一种三维集成电路装置以及集成电路基板的对准方法，该集成电路基板的对准方法，包括：提供一第一基板，上述第一基板具有一第一正面、一第一背面以及一第一对准标记，第一正面具有多个第一集成电路结构，第一对准标记形成于第一正面或第一背面。提供一第二基板，上述第二基板具有一第二正面、一第二背面以及一第二对准标记，第二正面具有多个第二集成电路结构，第二对准标记形成于第二正面或者第二背面。提供一第一光学感测器以及一第二光学感测器，分别感测第一、第二对准标记进而对准第一、第二基板，其中第一、第二对准标记是面朝相反方向，并分别正对于第一、第二光学感测器。本发明具有较佳的准确度，且可减少不必要的制程步骤。
-
公开(公告)号：CN1159758C
公开(公告)日：2004-07-28
申请号：CN98115220.1
申请日：1998-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/82 , H01L21/8242 , H01L27/108
Abstract: 一种DRAM及金属连线的制造方法包括：提供包括单元区域和周边电路区的半导体基底，其上已形成有覆盖晶体管和导电层的第一绝缘层；在第一绝缘层中形成多个开口以暴露出源极/漏极区和导电层；在暴露源极/漏极区的开口处形成存储节点，在暴露出导电层的开口处形成第一导电插塞；在存储节点上形成介电层和上电极；在电容器和第一绝缘层上形成第二绝缘层；在第二绝缘层中形成第二导电插塞，且第一与第二导电插塞接触。
-
公开(公告)号：CN1103120C
公开(公告)日：2003-03-12
申请号：CN98115052.7
申请日：1998-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/76
CPC classification number: H01L21/76224
Abstract: 一种形成浅沟槽隔离的方法包括：在基底上形成衬垫氧化层、介电层和原位掺杂多晶硅层；形成至少一沟槽；沿着沟槽的侧壁与原位掺杂多晶硅层表面，形成氧化物衬层；在氧化物衬层上与沟槽中，形成化学汽相淀积氧化物层；在此氧化物层上，实施氧化物研磨浆化学机械研磨，其在到达原位掺杂多晶硅层表面前停止；及在剩余的氧化物层与原位掺杂多晶硅层上，实施多晶硅研磨浆化学机械研磨，其停止于介电层的表面。
-
Patent Agency Ranking
公开(公告)号：CN1194401C
公开(公告)日：2005-03-23
申请号：CN98116853.1
申请日：1998-08-04
Applicant: 台湾积体电路制造股份有限公司
Inventor： 罗吉进
IPC: H01L21/768
CPC classification number: H01L21/76804 , H01L21/76807 , H01L2221/1036
Abstract: 一种在基底上形成双重金属镶嵌结构的方法，该结构包括一接触窗与一内连线，该方法包括：形成一绝缘层在基底上，接着形成一氮化硅层于该绝缘层上，形成一掩模氧化层于该氮化硅层上，然后以光刻与蚀刻步骤依序除去相对应于该接触窗位置上的绝缘层、该氮化硅层以及该掩模氧化层，再以光刻与蚀刻步骤依序去除相对应于该内连线位置上的该氮化硅层以及该掩模氧化层，然后进行一回流步骤。
-
公开(公告)号：CN1148787C
公开(公告)日：2004-05-05
申请号：CN98123035.0
申请日：1998-12-01
Applicant: 台湾积体电路制造股份有限公司
Inventor： 罗吉进
IPC: H01L21/28 , H01L21/8242
Abstract: 一种电容器的下电极的制造方法包括：在基底上形成绝缘层；限定绝缘层以形成接触窗开口，接触窗开口暴露出基底；在接触窗开口中及绝缘层上形成掺杂多晶硅层；在掺杂多晶硅层上方形成第一非晶硅层；限定掺杂多晶硅层和第一非晶硅层，以形成混合结构；在混合结构和绝缘层上方形成一第二非晶硅层；蚀刻第二非晶硅层，以在混合结构侧壁形成侧壁间隔层；以及在第一非晶硅层上方及沿着该侧壁间隔层形成半球形硅晶粒层。本发明还涉及电容器的制造方法。
-
公开(公告)号：CN1110850C
公开(公告)日：2003-06-04
申请号：CN98116074.3
申请日：1998-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L21/8242
Abstract: 一种形成双冠状电容器的制造方法包括：形成第一介电层；构图和蚀刻以形成接触窗开口；在第一介电层上形成第一导电层，并填入接触窗开口；在第一导电层上形成第二介电层；构图和蚀刻第二介电层和第一导电层，以在接触窗开口上形成中间结构；形成第二导电层；构图和蚀刻之，形成多个间隙壁，并移除位于第二介电层上方的至少部分第二导电层；移除第二介电层；沉积第三介电层；及在第三介电层上形成第三导电层。
-
公开(公告)号：CN1103492C
公开(公告)日：2003-03-19
申请号：CN98116059.X
申请日：1998-07-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 罗吉进
IPC: H01L21/31 , H01L21/768
CPC classification number: H01L21/76819 , H01L21/31053 , H01L21/31058 , H01L21/3122
Abstract: 一种在导电金属结构上形成平坦内金属介电层的方法包括：在导电金属结构上形成衬氧化层；低介电材料层；未固化低介电材料层；未固化硅氧烷层；在未固化硅氧烷层与未固化低介电材料层上实施CMP，CMP停止于固化低介电材料层的表面，因此在导电金属结构的间隔中残留部分未固化低介电材料层；将未固化低介电材料层的残留部分固化；以及在固化低介电材料层与固化后的残留部分上方形成帽盖氧化层。
-
公开(公告)号：CN100375282C
公开(公告)日：2008-03-12
申请号：CN200510075795.3
申请日：2005-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/62 , H01L23/525
CPC classification number: H01L23/5256 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是揭露一种电子式熔线结构。此结构借由多晶硅层上的硅化层形成，其以一第一介电材料部分区隔电子式熔线与半导体基底，且以第二介电材料部分区隔电子式熔线与在熔线正上方的至少一导体。多晶硅层具有不大于约2500埃的厚度与不大于0.14微米的宽度，而第二介电材料部分实质上是含有低介电材料。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.023 seconds)
