公开(公告)号：CN101431047B

公开(公告)日：2011-03-30

申请号：CN200810169685.7

申请日：2008-10-09

Applicant: 应用材料股份有限公司

Inventor： 夏立群 ,  许惠雯 ,  米哈拉·鲍尔西努 ,  石美仪 ,  德里克·R·维迪 ,  伊沙姆·迈’萨德

IPC: H01L21/768

CPC classification number: H01L21/76831 ,  C23C16/325 ,  H01L21/31144 ,  H01L21/3148 ,  H01L21/31633 ,  H01L21/76804 ,  H01L21/76807 ,  H01L21/7682 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76885 ,  H01L2221/1036

Abstract: 本发明提供用于在多级互连结构中形成空气间隙的方法。所述多级互连结构具有空气间隙。一个实施方式提供了一种用于在半导体结构中形成导电线路的方法，包括：在第一介电层中形成多个沟槽，其中空气间隙将形成在第一介电层中；在沟槽中沉积共形介电阻挡膜，其中共形介电阻挡膜包括低k介电材料，其被构成为用作抵抗在第一介电层中形成空气间隙时使用的湿蚀刻化学试剂的阻挡层；在共形低k介电层上方沉积金属扩散阻挡膜；和沉积导电材料以填充沟槽。

公开(公告)号：CN100485882C

公开(公告)日：2009-05-06

申请号：CN200710086371.6

申请日：2007-03-15

Applicant: 索尼株式会社

Inventor： 岛山努 ,  龟嶋隆季 ,  冈本正喜

IPC: H01L21/31 ,  H01L21/768

CPC classification number: H01L21/7682 ,  C23C16/401 ,  C23C16/56 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02351 ,  H01L21/31116 ,  H01L21/31633 ,  H01L21/31695 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/76825 ,  H01L21/76835 ,  H01L2221/1036 ,  H01L2221/1047

Abstract: 本发明公开了一种半导体装置的制造方法，涉及用双层绝缘膜涂覆衬底的第一步骤和蚀刻所述绝缘膜的上层直到所述绝缘膜的下层的第二步骤，所述双层绝缘膜是具有无机材料的骨架结构的层叠结构。在制造半导体装置的该方法中，如此执行所述第一步骤使得所述骨架结构与碳氢化合物的孔形成材料结合，从而所述绝缘膜的一层包含比所述绝缘膜的另一层更多的碳。

公开(公告)号：CN1771593A

公开(公告)日：2006-05-10

申请号：CN03826446.3

申请日：2003-08-28

Applicant: 富士通株式会社

Inventor： 福山俊一 ,  大和田保 ,  井上裕子 ,  杉本贤

IPC: H01L21/768 ,  H01L21/3205

CPC classification number: H01L23/5329 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 本发明的目的在于在具有多层配线结构的半导体装置中实现一种防止半导体装置的层间绝缘膜的破损或剥离等、运转速度为高速且结构稳定的半导体装置。根据本发明，在具有多层配线结构的半导体装置中，通过在多层配线结构中形成使用了断裂韧性值大的绝缘膜的配线结构，由此利用断裂韧性值大的绝缘膜，来缓和施加在半导体装置上的应力的影响，防止层间绝缘膜的破损或剥离，从而能够形成稳定的多层配线结构。

公开(公告)号：CN1467837A

公开(公告)日：2004-01-14

申请号：CN03142424.4

申请日：2003-06-06

Applicant: 富士通株式会社

Inventor： 渡邉健一 ,  河野通有

IPC: H01L23/52 ,  H01L23/58 ,  H01L21/768 ,  H01L21/00

CPC classification number: H01L21/76843 ,  H01L21/76802 ,  H01L21/76808 ,  H01L21/76813 ,  H01L21/76838 ,  H01L21/76847 ,  H01L21/76852 ,  H01L23/53238 ,  H01L23/564 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体器件及其制造方法。在半导体衬底上形成接触图形之后，在接触图形上形成由第一阻挡金属膜和第一导体图形构成的第一布线图形。形成具有这种结构的防潮环：在上端部分第一阻挡金属膜的外围部分与第二阻挡金属膜的阻挡金属底面部分接触，其中第一阻挡金属膜的外围部分覆盖第一导体图形外围侧上的侧壁面，第二阻挡金属膜的阻挡金属底面部分覆盖通孔接触部分的底面。这导致在从半导体衬底到作为最上层的氧化硅膜的整个区域中无间断地形成例如Ta、TiN等阻挡金属膜，由此提高了用于防止破裂和湿气进入的粘附性。

公开(公告)号：CN101366116B

公开(公告)日：2012-09-26

申请号：CN200780002151.9

申请日：2007-01-19

Applicant: 国际商业机器公司

Inventor： D·D·库尔鲍 ,  K·E·唐斯 ,  P·J·林德格伦 ,  A·K·斯坦珀

IPC: H01L23/48

CPC classification number: H01L23/481 ,  H01L21/76808 ,  H01L21/76813 ,  H01L21/76832 ,  H01L23/5223 ,  H01L28/60 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种方法和半导体器件。在所述方法中，在叠层结构中蚀刻至少一个部分过孔(26)，并在所述至少一个部分过孔(26)周围形成边界(32)。所述方法还包括：当继续过孔蚀刻到至少一个蚀刻停止层(22)时，使用选择性蚀刻实施厚布线。

公开(公告)号：CN1957459A

公开(公告)日：2007-05-02

申请号：CN200580016368.6

申请日：2005-05-20

Applicant: JSR株式会社 ,  住友电木株式会社

Inventor： 白土香织 ,  盐田淳 ,  多田昌弘 ,  朝隈纯俊

IPC: H01L21/768 ,  C08G73/22 ,  C08L79/04 ,  H01L21/312

CPC classification number: H01L21/02118 ,  C08G73/22 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/312 ,  H01L21/3121 ,  H01L21/31608 ,  H01L21/76813 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76835 ,  H01L2221/1036 ,  Y10T428/31678

Abstract: 本发明的层叠体，含有在半导体层上方设置的、具有规定图案的铜配线(20)，在上述铜配线层(20)上设置的、含有聚苯并噁唑树脂层的保护层，在上述保护层上设置的绝缘层(40)。

公开(公告)号：CN1194401C

公开(公告)日：2005-03-23

申请号：CN98116853.1

申请日：1998-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗吉进

IPC: H01L21/768

CPC classification number: H01L21/76804 ,  H01L21/76807 ,  H01L2221/1036

Abstract: 一种在基底上形成双重金属镶嵌结构的方法，该结构包括一接触窗与一内连线，该方法包括：形成一绝缘层在基底上，接着形成一氮化硅层于该绝缘层上，形成一掩模氧化层于该氮化硅层上，然后以光刻与蚀刻步骤依序除去相对应于该接触窗位置上的绝缘层、该氮化硅层以及该掩模氧化层，再以光刻与蚀刻步骤依序去除相对应于该内连线位置上的该氮化硅层以及该掩模氧化层，然后进行一回流步骤。

公开(公告)号：CN1167107C

公开(公告)日：2004-09-15

申请号：CN97118948.X

申请日：1997-09-29

Applicant: 摩托罗拉公司

Inventor： 布鲁斯·埃伦·布克 ,  杰夫·托马斯·韦策尔 ,  特里·格兰特·斯巴克斯

IPC: H01L21/268

CPC classification number: H01L21/76885 ,  H01L21/76807 ,  H01L21/76808 ,  H01L21/7682 ,  H01L21/76828 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/5329 ,  H01L2221/1031 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种含有低介电常数介质层的互连结构形成于集成电路的内部。与导电互连相邻的二氧化硅层部分被消除以露出氮化硅腐蚀停止层。在露出的氮化硅腐蚀停止层部分和导电互连上面形成一低介电常数介质层。去除介质层的一部分以露出导电互连的顶部表面，以在相邻导电互连间形成多个介质层部分。从而减小多个导电互连之间的交叉干扰，同时避免散热减少和机械张力增加产生的缺陷。

公开(公告)号：CN103515304A

公开(公告)日：2014-01-15

申请号：CN201210530680.9

申请日：2012-12-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 辛书尼 ,  李忠儒 ,  包天一

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/528

CPC classification number: H01L21/76808 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/7682 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/481 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2221/1026 ,  H01L2221/1031 ,  H01L2221/1036 ,  H01L2221/1047 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种形成用于半导体器件的双镶嵌金属互连件的方法。该方法包括形成低k介电层，形成穿过低k介电层的通孔，沉积牺牲层，形成穿过牺牲层的沟槽，用金属填充通孔和沟槽，去除牺牲层，然后沉积超低k介电层以填充在沟槽之间。该方法允许形成用于双镶嵌结构的第二层的超低k介电层同时避免通过诸如沟槽蚀刻和沟槽金属沉积的工艺对该层的损伤。该方法的另一优点为避免通孔层电介质和沟槽层电介质之间出现蚀刻终止层。本发明提供了无蚀刻损伤和ESL的双镶嵌金属互连件。

公开(公告)号：CN103515221A

公开(公告)日：2014-01-15

申请号：CN201310246489.6

申请日：2013-06-20

Applicant: 瑞萨电子株式会社

Inventor： 铃村直仁 ,  冈好浩

IPC: H01L21/31 ,  H01L23/522

CPC classification number: H01L23/5226 ,  H01L21/768 ,  H01L21/76807 ,  H01L21/7682 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76835 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/538 ,  H01L23/5384 ,  H01L24/05 ,  H01L2221/1036 ,  H01L2221/1047 ,  H01L2224/02166 ,  H01L2224/05556 ,  H01L2924/1306 ,  H01L2924/00

Abstract: 本公开涉及半导体器件及其制造方法。通过改善作为半导体器件的特征的EM特征、TDDB特征、以及耐压，改善该半导体器件的可靠性。使得下层绝缘层中的第一空孔的平均直径小于上层绝缘层中的第二空孔的平均直径，由此增加了所述下层绝缘层中的弹性模数，所述下层绝缘层配置多孔低介电常数膜的层间绝缘膜，用于在其中嵌入布线。此外，侧壁绝缘层形成在层间绝缘膜的暴露于布线槽的侧壁的表面上，所述侧壁绝缘层是包括具有小于所述第二空孔的平均直径的第一空孔的致密层。