公开(公告)号：CN101159278B

公开(公告)日：2010-05-26

申请号：CN200710100964.3

申请日：2007-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 喻中一 ,  蔡嘉雄 ,  傅士奇

IPC: H01L27/146

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/14685 ,  H01L27/14687

Abstract: 本发明有关于一种图像感应元件及其系统芯片半导体结构，其中该图像感应元件的基底具有光感应区于其内和/或其上；互连线结构在基底上方，并包含多条金属线设于多个金属层间介电(IMD)层内。至少一个IMD层微透镜设于至少一IMD层内，并位于光感应区上方。在IMD层之间优选设置阻挡层，该阻挡层的净厚度为100埃或100埃以下，且IMD层微透镜和蚀刻停止层的折射率大于IMD层的折射率。在金属线上优选设置覆盖层，特别是当金属线包含铜时。上层微透镜可设置于互连线结构之上。本发明对于密集的像素区和/或高度整合的嵌入式结构(例如三层以上结构)无HDP间隙填充问题，并且不需额外的步骤去移除在光感应区上方的阻挡层。

公开(公告)号：CN100590879C

公开(公告)日：2010-02-17

申请号：CN200710102430.4

申请日：2007-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许慈轩 ,  谢元智 ,  杨敦年 ,  喻中一

IPC: H01L27/146 ,  H01L21/82

Abstract: 一种背侧光感测装置，包括半导体基底，具有上表面与阶梯状下表面，多个像素，形成于上表面；多个吸收深度，形成于上、下表面之间，由蚀刻该半导体基底形成一体结构，每个吸收深度根据每个像素排列；以及多个彩色滤光片，形成于半导体基底的下表面，吸收深度位于像素与彩色滤光片之间。一种形成背侧光感测装置的方法包括提供具有上表面与阶梯状下表面的半导体基底，在上表面形成第一像素、第二像素以及第三像素；在下表面形成第一厚度、第二厚度以及第三厚度，其中第一、二、三厚度分别位于第一、二、三像素之下。于半导体基底的下表面形成一第一滤光片、一第二滤光片以及一第三滤光片，其中第一、二、三滤光片分别位于上述第一、二、三厚度之下。

公开(公告)号：CN101442063A

公开(公告)日：2009-05-27

申请号：CN200810135288.8

申请日：2008-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢元智 ,  刘世昌 ,  傅士奇 ,  许慈轩 ,  喻中一 ,  萧国裕 ,  蔡嘉雄

IPC: H01L27/146 ,  H01L23/485

CPC classification number: H01L27/14643 ,  H01L24/05 ,  H01L27/14636 ,  H01L2224/05556 ,  H01L2924/12043 ,  H01L2924/00

Abstract: 一种半导体装置及影像感测装置，该半导体装置包含：具有一前表面及一后表面的一半导体基材；形成于基材上的元件；形成于基材的前表面上的互连金属层，包含一最高互连金属层；一内金属介电层，供绝缘位于其中的多个互连金属层中的每一个；以及位于内金属介电层中的一接合垫，接合垫与除了最高互连金属层之外的互连金属层之一接触。

公开(公告)号：CN101261955A

公开(公告)日：2008-09-10

申请号：CN200810081334.0

申请日：2008-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 白志阳 ,  江文铨 ,  喻中一 ,  杜友伦 ,  刘源鸿 ,  李祥帆 ,  王铨中

IPC: H01L21/768 ,  H01L21/8242 ,  H01L23/522 ,  H01L27/108

CPC classification number: H01L21/76877 ,  H01L21/76849 ,  H01L27/10855 ,  H01L27/10888

Abstract: 本发明提供一种嵌入式动态随机存取存储器(eDRAM)装置及其接触插塞的形成方法。该形成方法包括如下步骤：形成一介电层于一半导体基底上；形成一接触孔于该介电层中，以暴露出一部分的该半导体基底；沉积一钨材料层于该介电层上以填入该接触孔，其中形成一钨缝隙于该接触孔内的钨材料层中；实施一干式蚀刻制造工艺以移除该介电层的上表面的钨材料层，且凹陷该钨材料层于该接触孔中，以于该介电层的上表面下方，形成具一深度的凹陷区，因而形成一凹陷的钨插塞于该接触孔内；沉积一导电层于该介电层和该凹陷的钨插塞上，以填入该凹陷区；及移除该介电层的上表面的该导电层，以形成一导电插塞于该接触孔内的凹陷的钨插塞上。

公开(公告)号：CN1925165A

公开(公告)日：2007-03-07

申请号：CN200610128861.3

申请日：2006-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢元智 ,  喻中一 ,  黄宗勋 ,  许慈轩 ,  蔡嘉雄

IPC: H01L27/146

CPC classification number: H01L27/14632 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14687

Abstract: 本发明提供了一种图像感测装置，包括：一半导体基板；多个像素单元，位于该半导体基板上；以及一蚀刻停止层，位于所述像素单元上，其中该蚀刻停止层具有小于600埃的厚度。该图像感测装置还包括一层间介电层，覆盖该蚀刻停止层。该蚀刻停止层具有小于2的折射率和小于0.1的消光系数。本发明的图像感测装置，克服了公知感应器的感光能力、特别是对于蓝光的感测能力劣化的缺点，对于包括蓝光的所有色彩均具有较佳的感测能力。

公开(公告)号：CN1581463A

公开(公告)日：2005-02-16

申请号：CN03153009.5

申请日：2003-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 喻中一 ,  罗际兴 ,  蔡嘉雄

IPC: H01L21/768 ,  H01L21/8239 ,  H01L27/105

Abstract: 一种分离栅极快闪内存单元(Split Gate FlashMemory Cell)的字符线(Word Line)结构及其制造方法。此方法先提供分离栅极快闪内存单元的栅极结构，其中此栅极结构上形成有字符线的材料层。再在此字符线材料层上形成覆盖层。接着，利用化学机械研磨(CMP)技术移除部分的覆盖层与部分的字符线材料层。在暴露的字符线材料层的表面上形成氧化层后，去除剩下的覆盖层及其下方的字符线材料层，从而形成分离栅极快闪内存单元的方型(Box－shape)字符线。

公开(公告)号：CN113838876A

公开(公告)日：2021-12-24

申请号：CN202011433066.1

申请日：2020-12-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡敏瑛 ,  李正德 ,  朱瑞霖 ,  李静宜 ,  喻中一

IPC: H01L27/146

Abstract: 本揭露涉及一种包括衬底的图像传感器。光电探测器位于衬底中。沟槽位于衬底中且由衬底的侧壁及上表面界定。第一隔离层沿着衬底的界定沟槽的侧壁及上表面延伸。第一隔离层包含第一介电材料。第二隔离层位于第一隔离层之上。第二隔离层加衬于第一隔离层。第二隔离层包含第二介电材料。第三隔离层位于第二隔离层之上。第三隔离层填充沟槽且加衬于第二隔离层。第三隔离层包含第三材料。第一隔离层的第一厚度对第二隔离层的第二厚度的比率是约0.17到0.38。

公开(公告)号：CN113380635A

公开(公告)日：2021-09-10

申请号：CN202110060982.3

申请日：2021-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林勇志 ,  李静宜 ,  邱德洋 ,  陈思帆 ,  胡翰叡 ,  王景宏 ,  李汝谅 ,  喻中一

IPC: H01L21/50 ,  H01L21/66 ,  H01L21/67 ,  H01L23/544

Abstract: 本发明的各种实施例涉及形成半导体结构的方法。该方法包括在半导体晶圆上形成多个上部对准标记。多个下部对准标记在操作晶圆上形成并且对应于上部对准标记。半导体晶圆接合至操作晶圆，使得上部对准标记的中心与相应的下部对准标记的中心横向偏移。通过检测多个上部对准标记和下部对准标记，测量操作晶圆与半导体晶圆之间的重叠(OVL)偏移。通过光刻工具执行光刻工艺以在半导体晶圆的上方部分地形成集成电路(IC)结构。在光刻工艺期间，光刻工具根据OVL偏移执行补偿对准。根据本申请的其他实施例，还提供了一种处理系统。

公开(公告)号：CN113113474A

公开(公告)日：2021-07-13

申请号：CN202110246402.X

申请日：2021-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奎铭 ,  陈祈铭 ,  喻中一

IPC: H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/092

Abstract: 本发明的各个实施例涉及半导体器件，包括在半导体衬底上方的栅电极。外延源极/漏极层设置在半导体衬底上且横向与栅电极相邻。该外延源极/漏极层包括第一掺杂剂。扩散阻挡层位于外延源极/漏极层与半导体衬底之间。该扩散阻挡层包括与所述第一掺杂剂不同的阻挡掺杂剂。本申请的实施例还涉及集成芯片及其制造方法。

公开(公告)号：CN109553065B

公开(公告)日：2020-11-17

申请号：CN201810404016.7

申请日：2018-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏桦 ,  刘丙寅 ,  吴常明 ,  彭荣辉 ,  喻中一

IPC: B81C3/00 ,  B81B7/00 ,  B81B7/02

Abstract: 本发明实施例提供微机电系统装置与微机电系统的封装方法，其包括形成第一金属化结构于互补式金属氧化物半导体晶圆上，其中第一金属化结构包括第一牺牲氧化物层与第一金属接点垫。形成第二金属化结构于微机电系统晶圆上，其中第二金属化结构包括第二牺牲氧化物层与第二金属接点垫。接着将第一金属化结构与第二金属化结构接合在一起。在将第一金属化结构与第二金属化结构接合在一起之后，图案化并蚀刻微机电系统晶圆以形成微机电系统元件于第二牺牲氧化物层上。在形成微机电系统元件后移除第一牺牲氧化物层与第二牺牲氧化物层，使微机电系统元件沿着轴自由移动。