公开(公告)号：CN105336578A

公开(公告)日：2016-02-17

申请号：CN201410658986.1

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢祯发 ,  蔡正原 ,  杜友伦 ,  蔡嘉雄

IPC: H01L21/02 ,  H01L23/525

CPC classification number: H01L25/0657 ,  H01L21/76805 ,  H01L21/76877 ,  H01L21/76898 ,  H01L21/8221 ,  H01L23/293 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/09 ,  H01L24/13 ,  H01L24/80 ,  H01L24/89 ,  H01L25/50 ,  H01L27/0688 ,  H01L2224/023 ,  H01L2224/02351 ,  H01L2224/024 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05025 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/08145 ,  H01L2224/08146 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2225/06548 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82 ,  H01L2924/01074

Abstract: 本发明提供了具有通孔的堆叠结构上的缓冲层。一种结构包括第一和第二衬底、第一和第二应力缓冲层和钝化后互连(PPI)结构。第一和第二衬底包括第一和第二半导体衬底以及分别位于所述第一和第二半导体衬底上的第一和第二互连结构。第二互连结构位于第二半导体衬底的第一侧上。第一衬底在接合界面处接合至第二衬底。通孔至少延伸穿过第二半导体衬底进入第二互连结构。第一应力缓冲层位于与第二半导体衬底的第一侧相对的第二半导体衬底的第二侧上。PPI结构位于第一应力缓冲层上且电连接至通孔。第二应力缓冲层位于PPI结构和第一应力缓冲层上。

公开(公告)号：CN103022342B

公开(公告)日：2016-01-13

申请号：CN201210100208.1

申请日：2012-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志明 ,  高雅真 ,  刘明德 ,  喻中一 ,  蔡正原 ,  林春荣

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22 ,  G11C11/15

CPC classification number: H01L43/12 ,  G11C11/15 ,  G11C11/161 ,  H01L43/08

Abstract: 本发明为用于具有氧吸收保护层的MRAM器件的结构和方法，提供了用于MRAM器件的MTJ叠层。MTJ叠层包括：固定铁磁层，位于牵制层上方；隧穿阻挡层，位于固定铁磁层上方；自由铁磁层，位于隧穿阻挡层上方；导电氧化物层，位于自由铁磁层上方；以及基于氧的保护层，位于导电氧化物层上方。本发明还提供了一种用于具有氧吸收保护层的MRAM器件的结构和方法。

公开(公告)号：CN103050376A

公开(公告)日：2013-04-17

申请号：CN201210057500.X

申请日：2012-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  蔡正原 ,  林杏莲

IPC: H01L21/02 ,  H01L23/522

CPC classification number: H01L29/792 ,  C23C16/405 ,  C23C16/45525 ,  H01L21/02107 ,  H01L21/02109 ,  H01L21/02112 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/28158 ,  H01L21/28176 ,  H01L21/28264 ,  H01L21/30604 ,  H01L21/30612 ,  H01L23/485 ,  H01L27/10808 ,  H01L27/10852 ,  H01L27/10855 ,  H01L28/40 ,  H01L28/60 ,  H01L29/20 ,  H01L29/205 ,  H01L29/365 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/6656 ,  H01L29/7783 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于制造半导体器件的系统和方法。一个实施例包括采用原子层沉积(ALD)工艺形成沉积层。ALD工艺可以利用第一前体并持续第一时间周期；第一清除并持续比第一时间周期更长的第二时间周期；第二前体并持续比第一时间周期更长的第三时间周期；以及第二清除并持续比第三时间周期更长的第四时间周期。本发明还公开了沉积材料及形成方法。

公开(公告)号：CN102376724A

公开(公告)日：2012-03-14

申请号：CN201110218318.3

申请日：2011-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄志辉 ,  蔡正原 ,  杜友伦 ,  蔡嘉雄 ,  杨敦年 ,  刘人诚

IPC: H01L27/146 ,  H01L21/205

CPC classification number: H01L27/1464 ,  H01L27/14625 ,  H01L27/14685

Abstract: 本发明提供了一种呈现改进的量子效率的图像传感器器件。例如，提供了一种背照式(BSI)图像传感器器件，包括：具有前表面和后表面的基板；设置在基板的前表面处的感光区；以及设置在基板的后表面上方的抗反射层。当在小于700nm的波长处进行测量时，抗反射层具有大于或等于约2.2的折射率以及小于或等于约0.05的消光系数。本发明还提供了用于背照式图像传感器的抗反射层及其制造方法。

公开(公告)号：CN101630655B

公开(公告)日：2012-01-18

申请号：CN200810170437.4

申请日：2008-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原 ,  许俊豪

IPC: H01L21/762 ,  H01L21/3105

CPC classification number: H01L21/76224 ,  H01L21/76232

Abstract: 本发明提供一种形成浅沟槽隔离的方法，尤其是一种圆化浅沟槽隔离边角的方法。在一优选实施例中，包括以一介电材料填入沟槽，并凹蚀介电材料以露出邻近衬底表面的部分沟槽侧壁，其中该凹蚀也去除该衬底上的介电材料，以实质露出该衬底表面。接着在一氢气气氛下对衬底进行回火，借由硅迁移圆化浅沟槽隔离的边角。本发明沟槽边角的圆化效果大于公知方法，因此特别适合用在减少45nm以下的元件漏电流。

公开(公告)号：CN101980355A

公开(公告)日：2011-02-23

申请号：CN201010171478.2

申请日：2010-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林智伟 ,  李宜芳 ,  吴政达 ,  蔡正原

IPC: H01L21/28 ,  H01L27/115

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/7881

Abstract: 本发明揭示一种非易失性(non-volatile)存储装置及其制造方法。在一实施例中，一种半导体装置的制造方法包括在一半导体基底上方形成一氧化层以及对氧化层进行一第一氮化工艺步骤，以形成一第一富含氮区。第一富含氮区邻近于氧化层与半导体基底之间的一界面。在进行第一氮化工艺步骤之后，对氧化层进行一第二氮化工艺步骤，以形成一第二富含氮区。在氧化层上方形成一第一栅极电极，其中第二富含氮区邻近于氧化层与第一栅极电极之间的一界面。本发明可在不缩短产品寿命情形下增加电荷保持能力。

公开(公告)号：CN101752303A

公开(公告)日：2010-06-23

申请号：CN200910136625.X

申请日：2009-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖志育 ,  吴政达 ,  陈能国 ,  蔡正原

IPC: H01L21/82 ,  H01L21/027 ,  H01L21/311 ,  H01L21/306

CPC classification number: H01L21/0337

Abstract: 本发明公开了一种在小间距器件制造中减少分层的方法。一种形成集成电路结构的方法，包括：提供衬底；在所述衬底上形成第一硬掩膜层；在所述第一硬掩膜层上形成第二硬掩膜层；构图所述第二硬掩膜层以形成硬掩膜；以及，在构图第二硬掩膜层之后，烘焙所述衬底、所述第一硬掩膜层和所述硬掩膜。在所述烘焙步骤之后，形成间隔层，它包括在所述硬掩膜顶部上的第一部分，和在所述硬掩膜的相对的侧壁上的第二部分和第三部分。所述方法还包括移除所述间隔层的所述第一部分；移除所述硬掩膜；以及使用所述间隔层的所述第二部分和所述第三部分作为掩膜来构图所述第一硬掩膜层。

公开(公告)号：CN101635270A

公开(公告)日：2010-01-27

申请号：CN200910000401.6

申请日：2009-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原

IPC: H01L21/762 ,  H01L21/31 ,  H01L21/316 ,  H01L21/3105

CPC classification number: H01L21/76224 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/3105 ,  H01L21/3125 ,  H01L21/316

Abstract: 本发明涉及一种集成电路结构的制造方法，至少包括：提供一半导体基材，此半导体基材至少包括一上表面；形成一开口从上表面延伸到半导体基材中；利用旋转涂布方式填充一前驱物至开口中；对前驱物进行一蒸汽固化，以形成一介电材料；在蒸汽固化后，对介电材料进行一化学机械研磨；以及在化学机械研磨后，对介电材料进行一蒸汽退火。

公开(公告)号：CN100453487C

公开(公告)日：2009-01-21

申请号：CN200510075156.7

申请日：2005-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡正原 ,  周友华 ,  林志隆

IPC: C03C17/22 ,  C03C21/00

CPC classification number: H01L21/76801 ,  H01L21/02129 ,  H01L21/02131 ,  H01L21/022 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/3105 ,  H01L21/31629 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76834

Abstract: 本发明是有关于一种增强氟硅玻璃层稳定性的方法，其是在基材上提供氟硅玻璃层，并利用例如磷化氢(Phosphine；PH3)的含磷且含氢气体处理。此含磷且含氢气体形成反应性氢物质以及反应性磷物质其中反应性氢物质来移除氟原子团，而反应性磷物质则在此氟硅玻璃层上形成吸收水气且吸收离子的磷硅玻璃薄膜。并且本发明能够预防或降低由原子团引起的缺陷造成氟硅玻璃层破坏的发生率。

公开(公告)号：CN111883588B

公开(公告)日：2025-05-27

申请号：CN202010743083.9

申请日：2015-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱汉钦 ,  陈祈铭 ,  蔡正原 ,  姚福伟

IPC: H10D30/47 ,  H01L23/29 ,  H01L23/31 ,  H10D62/17 ,  H10D62/85 ,  H10D62/824 ,  H10D30/60 ,  H10D30/01 ,  H01L21/02

Abstract: 本发明的一些实施例涉及包括布置在半导体衬底上方的异质结结构的高电子迁移率晶体管(HEMT)。异质结结构包括用作e‑HEMT的沟道区的由第一III‑氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在二元III/V半导体层上方并且由第二III‑氮化物材料制成的三元III/V半导体层。源极区和漏极区布置在三元III/V半导体层上方并且彼此横向间隔开。栅极结构布置在异质结结构上方并且布置在源极区和漏极区之间。栅极结构由第三III‑氮化物材料制成。第一钝化层设置在栅极结构的侧壁周围并且由第四III‑氮化物材料制成。本发明的实施例还涉及用于HEMT器件的侧壁钝化。