半导体器件和制造半导体器件的方法

    公开(公告)号:CN115527926A

    公开(公告)日:2022-12-27

    申请号:CN202210811825.6

    申请日:2022-07-11

    摘要: 提供了半导体器件和制造半导体器件的方法,制造半导体器件的方法包括:在顶部再分布结构上方沉积第一钝化层,顶部再分布结构位于半导体管芯上方;在第一钝化层上方沉积第二钝化层;形成穿过第二钝化层的第一开口,第一开口具有垂直于第一钝化层的侧壁;将第一开口再成形为第二开口,其中,第二开口具有相对于第一钝化层的喇叭形侧壁;形成穿过第一钝化层的第三开口,其中,第三开口具有与喇叭形侧壁不同的斜率;以及用导电材料填充第二开口和第三开口。

    形成集成电路结构的方法以及集成电路结构

    公开(公告)号:CN111081683B

    公开(公告)日:2021-10-29

    申请号:CN201910779620.2

    申请日:2019-08-22

    IPC分类号: H01L23/64

    摘要: 根据本申请的实施例,提供了形成集成电路结构的方法,包括形成第一磁性层,在第一磁性层上方形成第一导线,以及在第一磁性层上涂覆光敏涂层。光敏涂层包括位于第一导线正上方的第一部分,以及从第一导线偏移的第二部分。第一部分连接至第二部分。该方法还包括对光敏涂层的第一部分实施第一曝光,对光敏涂层的第一部分和第二部分实施第二曝光,显影光敏涂层,以及在光敏涂层上方形成第二磁性层。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。

    连接件结构及其形成方法

    公开(公告)号:CN110379717B

    公开(公告)日:2021-06-15

    申请号:CN201910448386.5

    申请日:2016-12-02

    IPC分类号: H01L21/48 H01L23/498

    摘要: 本发明实施例提供了一种连接件结构及其形成方法。该方法包括在工件上形成第一图案化的钝化层,第一图案化的钝化层具有暴露工件的导电部件的开口。在第一图案化的钝化层上方及第一开口中形成晶种层。在晶种层上方形成图案化的掩模层,图案化的掩模层具有暴露晶种层的第二开口,第二开口与第一开口重叠。在第二开口中形成连接件。部分地去除图案化的掩模层,图案化的掩模层的未去除部分保留在第一开口中。使用图案化的掩模层的未去除部分作为掩模来图案化晶种层。本发明实施例涉及连接件结构及其形成方法。

    形成集成电路结构的方法以及集成电路结构

    公开(公告)号:CN111081683A

    公开(公告)日:2020-04-28

    申请号:CN201910779620.2

    申请日:2019-08-22

    IPC分类号: H01L23/64

    摘要: 根据本申请的实施例,提供了形成集成电路结构的方法,包括形成第一磁性层,在第一磁性层上方形成第一导线,以及在第一磁性层上涂覆光敏涂层。光敏涂层包括位于第一导线正上方的第一部分,以及从第一导线偏移的第二部分。第一部分连接至第二部分。该方法还包括对光敏涂层的第一部分实施第一曝光,对光敏涂层的第一部分和第二部分实施第二曝光,显影光敏涂层,以及在光敏涂层上方形成第二磁性层。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。