公开(公告)号：CN105336578A

公开(公告)日：2016-02-17

申请号：CN201410658986.1

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢祯发 ,  蔡正原 ,  杜友伦 ,  蔡嘉雄

IPC: H01L21/02 ,  H01L23/525

CPC classification number: H01L25/0657 ,  H01L21/76805 ,  H01L21/76877 ,  H01L21/76898 ,  H01L21/8221 ,  H01L23/293 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/09 ,  H01L24/13 ,  H01L24/80 ,  H01L24/89 ,  H01L25/50 ,  H01L27/0688 ,  H01L2224/023 ,  H01L2224/02351 ,  H01L2224/024 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05025 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/08145 ,  H01L2224/08146 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2225/06548 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82 ,  H01L2924/01074

Abstract: 本发明提供了具有通孔的堆叠结构上的缓冲层。一种结构包括第一和第二衬底、第一和第二应力缓冲层和钝化后互连(PPI)结构。第一和第二衬底包括第一和第二半导体衬底以及分别位于所述第一和第二半导体衬底上的第一和第二互连结构。第二互连结构位于第二半导体衬底的第一侧上。第一衬底在接合界面处接合至第二衬底。通孔至少延伸穿过第二半导体衬底进入第二互连结构。第一应力缓冲层位于与第二半导体衬底的第一侧相对的第二半导体衬底的第二侧上。PPI结构位于第一应力缓冲层上且电连接至通孔。第二应力缓冲层位于PPI结构和第一应力缓冲层上。

公开(公告)号：CN103094314B

公开(公告)日：2016-01-27

申请号：CN201210326640.2

申请日：2012-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈祈铭 ,  刘柏均 ,  林宏达 ,  张晋诚 ,  喻中一 ,  蔡嘉雄 ,  黃和涌

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/20 ,  C30B25/18 ,  C23C16/34

CPC classification number: H01L33/007 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及一种电路结构，包括衬底以及位于衬底上方的图案化介电层。该图案化介电层包括多个通孔；以及多个III族V族(III-V)化合物半导体层。该III-V族化合物半导体层包括通孔中的第一层、位于该第一层上方的第二层和介电层、以及位于该第二层上方的体层。本发明还提供了一种在硅衬底上生长III-氮化物的新方法。

公开(公告)号：CN104681498A

公开(公告)日：2015-06-03

申请号：CN201410050188.0

申请日：2014-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴常明 ,  吴伟成 ,  刘世昌 ,  庄学理 ,  蔡嘉雄

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11568 ,  H01L21/31116 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供了存储器件及其制造方法。一种器件包括：位于衬底上方的控制栅极结构，位于衬底上方的存储器栅极结构，其中，在控制栅极结构和存储器栅极结构之间形成电荷存储层；沿着存储器栅极结构的侧壁的第一间隔件；沿着控制栅极结构的侧壁的第二间隔件；位于存储器栅极结构的顶面上方的氧化物层；位于氧化物层上方的顶部间隔件；形成在衬底中并且邻近存储器栅极结构的第一漏极/源极区域；以及形成在衬底中并且邻近控制栅极结构的第二漏极/源极区域。

公开(公告)号：CN104425453A

公开(公告)日：2015-03-18

申请号：CN201310687197.6

申请日：2013-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  徐鸿文 ,  苏庆忠 ,  曹钧涵 ,  林佳洁 ,  蔡纾婷 ,  卢玠甫 ,  刘世昌 ,  杜友伦 ,  蔡嘉雄

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L27/14634 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76805 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L27/14636 ,  H01L27/1464 ,  H01L2225/06544 ,  H01L2924/0002 ,  H01L2924/10253 ,  H01L2924/00

Abstract: 本发明提供了一种互连装置及其形成方法。将两个衬底（诸如晶圆、管芯、或晶圆和管芯）接合在一起。使用第一掩模形成部分地延伸至形成在第一晶圆上的互连件的第一开口。形成介电衬层，然后使用相同的掩模实施另一个蚀刻工艺。继续蚀刻工艺以暴露出形成在第一衬底和第二衬底上的互连件。用导电材料填充开口以形成导电插塞。本发明还公开了3DIC互连装置和方法。

公开(公告)号：CN104377302A

公开(公告)日：2015-02-25

申请号：CN201410313597.5

申请日：2014-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢静佩 ,  宋福庭 ,  徐晨祐 ,  刘世昌 ,  蔡嘉雄

IPC: H01L45/00

CPC classification number: H01L45/1253 ,  H01L45/08 ,  H01L45/1226 ,  H01L45/146 ,  H01L45/16

Abstract: 一种制造件包括：具有上表面和侧面的第一电极、位于第一电极上方的电阻可变膜和位于电阻可变膜上方的第二电极。电阻可变膜沿着第一电极的上表面和侧面延伸。第二电极具有侧面。第一电极的侧面的一部分和第二电极的侧面的一部分将电阻可变膜的一部分夹在中间。本发明提供具有电阻可变膜的存储单元及其制造方法。

公开(公告)号：CN103700677A

公开(公告)日：2014-04-02

申请号：CN201310031116.7

申请日：2013-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  焦圣杰 ,  杜友伦 ,  蔡嘉雄 ,  蔡双吉

IPC: H01L27/146

CPC classification number: H01L27/14698 ,  H01L27/1464 ,  H01L27/14685

Abstract: 在衬底的正面中形成光电检测器。从衬底的背面减薄衬底。将多种掺杂剂从背面引入减薄衬底中。对减薄衬底中的多种掺杂剂进行退火。在减薄衬底的背面上方沉积抗反射层。在抗反射层上方形成微透镜。在上述步骤的至少一个步骤之后，实施至少一次紫外线(UV)辐射处理。本发明还提供了图像装置及其形成方法。

公开(公告)号：CN102386093B

公开(公告)日：2014-02-12

申请号：CN201110210238.3

申请日：2011-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭俊聪 ,  刘世昌 ,  蔡嘉雄

IPC: H01L21/331 ,  H01L29/73 ,  H01L29/06

CPC classification number: H01L29/66242 ,  H01L29/0821 ,  H01L29/66287 ,  H01L29/66318 ,  H01L29/732 ,  H01L29/7371 ,  H01L29/7378

Abstract: 本发明提供一种双极性晶体管(bipolar junction transistor，BJT)装置及其形成方法。在一实施例中，双极性晶体管装置包括：具有集电极区(collector region)的半导体基板，及暴露在半导体基板上的材料层。材料层中具有沟槽，而暴露出集电极区的一部分。在材料层的沟槽中暴露出基极结构(base structure)、间隙物、发射极结构(emitter structure)。各间隙物具有上宽(top width)及底宽(bottom width)，上宽大体上与底宽相等。本发明提供装置性能的提升。

公开(公告)号：CN103489884A

公开(公告)日：2014-01-01

申请号：CN201310175434.0

申请日：2013-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹钧涵 ,  赖志育 ,  黄志辉 ,  吴政达 ,  杜友伦 ,  王俊智 ,  丁世汎 ,  蔡嘉雄

IPC: H01L27/146 ,  H01L21/8238

CPC classification number: H01L31/02164 ,  H01L27/14623 ,  H01L27/14632 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14687 ,  H01L27/148 ,  H01L51/4273

Abstract: 一种包含半导体衬底的图像传感器器件，该半导体衬底包括阵列区和暗电平校正区。该阵列区包含多个辐射感应像素。该暗电平校正区包含一个或多个参考像素。该衬底具有正面和背面。该图像传感器器件包括在衬底背面上形成的第一压缩应变层。该第一压缩应变层包含氧化硅，且带有负电荷。该第二压缩应变层包含氮化硅，且带有负电荷。在暗电平校正区的至少一部分上方形成金属屏蔽件。图像传感器器件包括在金属屏蔽件上和在第二压缩应变层上形成的第三压缩应变层。该第三压缩应变层包含氧化硅。通过该第三压缩应变层保护金属屏蔽件的侧壁。本发明提供具有压缩层的图像传感器。

公开(公告)号：CN103247641A

公开(公告)日：2013-08-14

申请号：CN201210193471.X

申请日：2012-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王从建 ,  杜友伦 ,  吴政达 ,  蔡嘉雄

IPC: H01L27/146 ,  H01L21/268

CPC classification number: H01L21/268 ,  G01B11/14 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14689

Abstract: 用于减少条纹图案的方法包括从经过激光退火的背照式图像传感器晶圆的背面接收散射光信号；基于该散射光信号生成背面图像；确定经过激光退火的背照式图像传感器晶圆的传感器阵列的边缘和相邻的激光束边界之间的距离；以及如果该距离小于预定值，重新校准激光束。本发明还提供用于减少条纹图案的装置。

公开(公告)号：CN103094314A

公开(公告)日：2013-05-08

申请号：CN201210326640.2

申请日：2012-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈祈铭 ,  刘柏均 ,  林宏达 ,  张晋诚 ,  喻中一 ,  蔡嘉雄 ,  黃和涌

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/20 ,  C30B25/18 ,  C23C16/34

CPC classification number: H01L33/007 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及一种电路结构，包括衬底以及位于衬底上方的图案化介电层。该图案化介电层包括多个通孔；以及多个III族V族(III-V)化合物半导体层。该III-V族化合物半导体层包括通孔中的第一层、位于该第一层上方的第二层和介电层、以及位于该第二层上方的体层。本发明还提供了一种在硅衬底上生长III-氮化物的新方法。