公开(公告)号：CN110943160B

公开(公告)日：2024-02-02

申请号：CN201910774748.X

申请日：2019-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  吴启明 ,  林杏莲 ,  江法伸

IPC: H10N70/20 ,  H10B63/00 ,  H10B63/10

Abstract: 在一些实施例中，本发明的实施例涉及集成芯片及其形成方法。该集成芯片包括设置在一个或多个互连层上方的底电极和布置在底电极上方的扩散阻挡层。数据存储层通过扩散阻挡层与底电极分隔开。顶电极位于数据存储层上方。

公开(公告)号：CN109560040B

公开(公告)日：2021-08-27

申请号：CN201811108925.2

申请日：2018-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林杏莲 ,  江法伸 ,  金海光 ,  吴启明

IPC: H01L21/768 ,  H01L23/522

Abstract: 本申请涉及一种包含用以增进电极粘合性的粘合层的集成电路及其形成方法。一些实施例中，集成电路包含连通柱介电层、粘合层及第一电极。粘合层上覆连通柱介电层，第一电极上覆并直接接触粘合层。粘合层在第一电极接触粘合层的界面处具有第一表面能，第一电极在界面处具有第二表面能。并且，第一表面能大于第二表面能，用以增进粘合性。

公开(公告)号：CN112599475A

公开(公告)日：2021-04-02

申请号：CN202011065670.3

申请日：2020-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨静茹 ,  吴启明 ,  蔡子中 ,  张耀文

IPC: H01L21/78 ,  H01L21/48 ,  H01L23/488

Abstract: 本公开的实施例在一些实施例中涉及形成集成芯片的方法。该方法包括在半导体主体的正面的互连结构上方形成多个接合焊盘结构，多个接合焊盘结构分别具有钛接触层。图案化互连结构和半导体主体，以形成延伸进入半导体主体的沟槽。在沟槽内形成介电填充材料。在将半导体主体接合至载体衬底之前，蚀刻介电填充材料以暴露钛接触层。减薄半导体主体以沿半导体主体的背面暴露介电填充材料，并形成多个集成芯片管芯；以及去除介电填充材料以分离多个集成芯片管芯。本申请的实施例还提供了集成芯片及其形成方法。

公开(公告)号：CN112542544A

公开(公告)日：2021-03-23

申请号：CN202010265592.5

申请日：2020-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林杏莲 ,  吴启明 ,  蔡嘉雄 ,  喻中一 ,  朱瑞霖

IPC: H01L49/02

Abstract: 本申请的各个实施例针对一种形成金属‑绝缘体‑金属(MIM)电容器的方法，MIM电容器包括增强的界面层以减少击穿故障。在一些实施例中，在衬底上方沉积底部电极层。在底部电极层的顶面上形成原生氧化物层，原生氧化物层与顶面具有第一粘附强度。执行等离子体处理工艺以用界面层代替原生氧化物层。界面层是导电的并且与底部电极层的顶面具有第二粘附强度，并且第二粘附强度大于第一粘附强度。在界面层上沉积绝缘体层。在绝缘体层上沉积顶部电极层。图案化顶部电极层、底部电极层、绝缘体层和界面层以形成MIM电容器。本发明的实施例还涉及金属‑绝缘体‑金属电容器。

公开(公告)号：CN110943160A

公开(公告)日：2020-03-31

申请号：CN201910774748.X

申请日：2019-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  吴启明 ,  林杏莲 ,  江法伸

IPC: H01L45/00 ,  H01L27/24

Abstract: 在一些实施例中，本发明的实施例涉及集成芯片及其形成方法。该集成芯片包括设置在一个或多个互连层上方的底电极和布置在底电极上方的扩散阻挡层。数据存储层通过扩散阻挡层与底电极分隔开。顶电极位于数据存储层上方。

公开(公告)号：CN107134450A

公开(公告)日：2017-09-05

申请号：CN201610919986.1

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭廷晃 ,  罗家彬 ,  陈维邦 ,  蒋振劼 ,  吴启明 ,  郑志成

IPC: H01L27/088 ,  H01L29/78

CPC classification number: H01L27/0922 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/3105 ,  H01L21/823821 ,  H01L27/0924 ,  H01L27/0886 ,  H01L27/088 ,  H01L29/7843

Abstract: 本发明的实施例公开了半导体器件及其制造方法。半导体器件包括衬底、p型MOS晶体管、n型MOS晶体管和固化的可流动的氧化物层。衬底包括第一区域和第二区域。p型MOS晶体管位于第一区域中。n型MOS晶体管位于第二区域中。固化的可流动的氧化物层覆盖p型MOS晶体管和n型MOS晶体管，其中施加到p型MOS晶体管的固化的可流动的氧化物层的第一应变不同于施加到n型MOS晶体管的固化的可流动的氧化物层的第二应变，并且它们之间的差异大于0.002Gpa。

公开(公告)号：CN106711217A

公开(公告)日：2017-05-24

申请号：CN201610707220.7

申请日：2016-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖晋毅 ,  张世杰 ,  黄俊儒 ,  李健玮 ,  吴启明

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L27/0886 ,  H01L21/31111 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明实施例提供了一种包括衬底、多个隔离件、栅极堆叠件和应变材料部分的FinFET。衬底包括位于其上的至少两个鳍。隔离件设置在衬底上，位于鳍之间的每个隔离件包括凹槽轮廓。栅极堆叠件设置在鳍的部分上方和隔离件上方。应变材料部分覆盖由栅极堆叠件暴露的鳍。此外，提供了一种用于制造FinFET的方法。本发明实施例涉及鳍式场效应晶体管及其制造方法。

公开(公告)号：CN106560931A

公开(公告)日：2017-04-12

申请号：CN201610652891.8

申请日：2016-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧茹雄 ,  吴启明

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7856 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/823456 ,  H01L27/0886 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785 ,  H01L21/28 ,  H01L29/4232

Abstract: 本发明公开了半导体器件、FinFET器件及其形成方法。一种半导体器件包括衬底和位于衬底上方的栅极。此外，该栅极包括第一部分、位于第一部分上面的第二部分和位于第二部分上面的第三部分，并且第二部分的临界尺寸小于第一部分的临界尺寸和第三部分的临界尺寸的每个。

公开(公告)号：CN102969233A

公开(公告)日：2013-03-13

申请号：CN201210048831.7

申请日：2012-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡雯琪 ,  赖加瀚 ,  陈永君 ,  王美匀 ,  吴启明 ,  陈方正 ,  陈煌明 ,  雷明达

IPC: H01L21/28 ,  H01L21/335

CPC classification number: H01L29/78 ,  H01L21/02063 ,  H01L21/28512 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76831 ,  H01L21/76844 ,  H01L21/76855 ,  H01L23/485 ,  H01L23/535 ,  H01L29/41775 ,  H01L29/45 ,  H01L29/6659 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供了半导体器件及其形成方法，具体公开了用于形成和使用衬垫的系统和方法。一个实施例包括：在衬底之上的层间电介质中形成开口；以及沿着开口的侧壁形成衬垫。从开口的底部去除衬垫的一部分，并且可以穿过衬垫执行清洁工艺。通过使用衬垫，可以减小或消除由清洁工艺引起的对开口侧壁的损伤。此外，衬垫可用于帮助将离子注入衬底。

公开(公告)号：CN102456628A

公开(公告)日：2012-05-16

申请号：CN201110135863.6

申请日：2011-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 聂俊峰 ,  蔡明桓 ,  范玮寒 ,  黄益民 ,  郑振辉 ,  蔡瀚霆 ,  吴启明

IPC: H01L21/8238 ,  H01L21/266 ,  H01L21/336

CPC classification number: H01L21/823814 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明揭露一种应变源/漏极结构的制造方法。揭露的方法对集成电路组件的近面和尖端深度提供改善的控制。在一个实施方式中，这个方法通过在该组件的源极和漏极区域内形成一个掺杂区域与一个轻掺杂源极和漏极(LDD)区域来达成控制的改善。在掺杂区域植入与轻掺杂源极和漏极(LDD)区域相反类型的杂质。