公开(公告)号：CN105719947A

公开(公告)日：2016-06-29

申请号：CN201410734496.5

申请日：2014-12-04

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 包小燕 ,  葛洪涛

IPC分类号： H01L21/02

CPC分类号： H01L23/5227 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/0332 ,  H01L21/2885 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/3212 ,  H01L21/76264 ,  H01L21/76802 ,  H01L21/7684 ,  H01L21/76877 ,  H01L23/3171 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53295 ,  H01L27/0617 ,  H01L27/0641 ,  H01L27/0676 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种半导体器件的形成方法，包括：具有第一区域和第二区域的衬底，衬底表面具有第一介质层，衬底第一区域表面具有导电插塞；在第一介质层表面形成第二介质层，第二介质层内具有若干第一开口，位于第一区域的第一开口底部暴露出导电插塞的顶部；在第一开口内形成第一导电层；之后，刻蚀第二区域的第二介质层和第一介质层，直至暴露出衬底以形成第二开口；在第二开口底部的衬底内形成钝化区；之后，暴露出第二区域的第一介质层表面；之后，在第二开口内和第一介质层表面形成第三介质层，第三介质层表面齐平于第一区域的第二介质层和第一导电层表面；在第三介质层表面形成第三导电层。所形成的半导体器件性能改善，形成工艺步骤简化。

公开(公告)号：CN105612459A

公开(公告)日：2016-05-25

申请号：CN201480055095.5

申请日：2014-10-03

申请人： 日产化学工业株式会社

发明人： 中岛诚 ,  柴山亘 ,  若山浩之 ,  武田谕

IPC分类号： G03F7/11 ,  C08G77/04 ,  G03F7/26 ,  H01L21/027 ,  G03F7/40

CPC分类号： C09D183/04 ,  C08G77/04 ,  C08G77/06 ,  C08G77/26 ,  C08G77/58 ,  C08G77/80 ,  C08K3/22 ,  C08K3/24 ,  C08K2003/2244 ,  C08L83/04 ,  C08L85/00 ,  C09D1/00 ,  C09D5/00 ,  C09D5/006 ,  C09D7/61 ,  C09D183/08 ,  C09D183/14 ,  G03F7/0752 ,  G03F7/091 ,  G03F7/094 ,  G03F7/11 ,  G03F7/168 ,  G03F7/20 ,  G03F7/32 ,  H01L21/0271 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338

摘要： 一种抗蚀剂下层膜形成用组合物，含有，(A)成分：同多酸或杂多酸或它们的盐或它们的组合、和(B)成分：聚硅氧烷、聚氧化铪或氧化锆或它们的组合，基于(A)成分和(B)成分的合计量，以0.1～85质量％的比例含有(A)成分，该聚硅氧烷为R1aR2bSi(R3)4-(a+b)所示的水解性硅烷的水解缩合物，在全部水解性硅烷中含有60～85摩尔％的(a+b)为0的水解性硅烷，该聚氧化铪为Hf(R4)4所示的水解性铪的水解缩合物，该氧化锆为Zr(R5)4、或ZrO(R6)2所示的水解性锆或它们的组合的水解缩合物。

公开(公告)号：CN105514122A

公开(公告)日：2016-04-20

申请号：CN201610058332.4

申请日：2016-01-28

申请人： 深圳市华星光电技术有限公司

发明人： 李金明

IPC分类号： H01L27/12 ,  H01L21/77

CPC分类号： H01L27/1259 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/28 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248 ,  H01L29/20 ,  H01L29/786 ,  H01L27/1214

摘要： 本发明提供一种TFT阵列基板及其制造方法。所述TFT阵列基板包括：基底；半导体层，形成在基底上；像素电极，形成在基底上以与半导体层位于同一层上；栅极绝缘层，形成在半导体层上；栅电极，形成在栅极绝缘层上；层间绝缘层，形成在基底上以覆盖栅极绝缘层、栅电极和像素电极；源电极，设置在层间绝缘层上并电连接到半导体层；漏电极，设置在层间绝缘层上并电连接半导体层和像素电极。根据本发明的阵列基板及其制造方法，能够避免金属刻蚀液对金属氧化物的刻蚀。此外，本发明的包括顶栅结构的TFT的阵列基板比传统的顶栅结构的TFT节省两道光罩工艺，从而降低了生产成本。

公开(公告)号：CN105390387A

公开(公告)日：2016-03-09

申请号：CN201510542329.5

申请日：2015-08-28

申请人： 东京毅力科创株式会社

发明人： 斋藤祐介 ,  长友优 ,  菱沼隼 ,  髙山航 ,  富永翔 ,  金子雄基

IPC分类号： H01L21/311

CPC分类号： H01L21/31116 ,  H01J2237/334 ,  H01L21/0332 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/31144

摘要： 本发明提供对具有通过交替设置氧化硅膜和氮化硅膜而构成的多层膜的第一区域和具有单层的氧化硅膜的第二区域进行蚀刻的方法。一实施方式的方法包括：在收纳有被处理体的处理容器内生成包含氢氟烃气体的第一处理气体的等离子体的步骤；和在该处理容器内生成包含碳氟化合物气体的第二处理气体的等离子体的步骤。在该方法中，交替反复进行生成第一处理气体的等离子体的步骤和生成第二处理气体的等离子体的步骤。

公开(公告)号：CN105336566A

公开(公告)日：2016-02-17

申请号：CN201410295285.6

申请日：2014-06-27

申请人： 清华大学 ,  鸿富锦精密工业(深圳)有限公司

发明人： 金元浩 ,  李群庆 ,  范守善

IPC分类号： H01L21/02 ,  B82Y40/00 ,  B82Y10/00

CPC分类号： C23C16/045 ,  B81B2207/056 ,  B81C1/00214 ,  C23C14/046 ,  C23C16/042 ,  C23C16/45525 ,  C23F4/00 ,  H01B1/04 ,  H01L21/0332 ,  H01L21/30621 ,  H01L21/3081 ,  H01L21/31144 ,  H01L21/32136 ,  H01L21/32139

摘要： 本发明涉及一种纳米级微结构的制备方法，其包括：提供一碳纳米管结构，该碳纳米管结构包括多个有序排列的碳纳米管；将所述碳纳米管结构悬空设置，并在所述碳纳米管结构的表面设置一预制层，使每个碳纳米管表面的预制层的厚度为3纳米~50纳米，而得到一碳纳米管复合结构；将所述碳纳米管复合结构设置于一基板的表面形成一掩模层，该掩模层具有多个微孔，暴露出所述基板的部分表面；以及，干法刻蚀所述基板，在所述基板的表面形成微结构。

公开(公告)号：CN105321874A

公开(公告)日：2016-02-10

申请号：CN201410829375.9

申请日：2014-12-26

申请人： 台湾积体电路制造股份有限公司

发明人： 黄冠维 ,  李佳颖 ,  梁明中

IPC分类号： H01L21/768 ,  H01L21/027 ,  H01L21/311

CPC分类号： H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76877

摘要： 本发明提供了一种自对准双重图案化。提供了一种半导体器件及其形成方法。实施例包括目标层和位于目标层上方的掩蔽层。在掩蔽层的最上层中形成第一开口。沿着第一开口的侧壁形成间隔件，保留的第一开口具有第一图案。在掩蔽层的最上层中形成第二开口，第二开口具有第二图案。将第一图案和第二图案部分地转移至目标层。

公开(公告)号：CN105023923A

公开(公告)日：2015-11-04

申请号：CN201410317105.X

申请日：2014-07-04

申请人： 台湾积体电路制造股份有限公司

发明人： 江国诚 ,  冯家馨 ,  张智胜 ,  吴志强

IPC分类号： H01L27/092 ,  H01L27/11 ,  H01L21/8238

CPC分类号： H01L27/1104 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/02532 ,  H01L21/0332 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823828 ,  H01L27/0924 ,  H01L29/161 ,  H01L29/165 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

摘要： 本发明提供了SRAM FINFET器件的结构和方法。本发明提供了一种鳍式场效应晶体管(FinFET)器件的实施例。该器件包括具有n型FinFET(NFET)区域和p型FinFET(PFET)区域的衬底。该器件也包括在NFET区域中位于衬底上方的第一和第二鳍结构以及在PFET区域中位于衬底上方的第三鳍结构。该器件也包括位于NFET区域中的第一高k(HK)/金属栅极(MG)叠层，包括包裹部分第一鳍结构的上方；第一源极/漏极(S/D)部件的第一子集，邻近第一HK/MG叠层，位于凹进的第一鳍结构上方；以及S/D部件的第二子集，部分地位于凹进的第二鳍结构上方并部分地位于凹进的第一鳍结构上方。

公开(公告)号：CN104867837A

公开(公告)日：2015-08-26

申请号：CN201510295752.X

申请日：2015-06-02

申请人： 中国科学院上海技术物理研究所

发明人： 施长治 ,  林春

IPC分类号： H01L21/426 ,  H01L21/36 ,  H01L21/027 ,  H01L21/475 ,  H01L21/471

CPC分类号： H01L21/426 ,  H01L21/0226 ,  H01L21/0332

摘要： 本发明公开了一种用于高能离子注入的复合掩膜。本发明中的掩膜为一种具有三层结构的复合光致抗蚀剂掩膜，该掩膜将光致抗蚀剂掩膜图形制作在注入阻挡层介质膜与表层牺牲介质膜之间，用作高能离子注入掩膜。本发明的复合掩膜可避免光致抗蚀剂掩膜在高能离子轰击下的皲裂变性问题，且掩膜去除无残留，保证芯片表面洁净度，提高器件性能。

公开(公告)号：CN104838315A

公开(公告)日：2015-08-12

申请号：CN201380065075.1

申请日：2013-12-12

申请人： 日产化学工业株式会社

发明人： 染谷安信 ,  柄泽凉 ,  桥本圭祐 ,  新城彻也 ,  坂本力丸

IPC分类号： G03F7/11 ,  C08G8/04 ,  G03F7/26 ,  H01L21/027

CPC分类号： G03F7/11 ,  C09D161/12 ,  G03F7/091 ,  G03F7/094 ,  H01L21/02118 ,  H01L21/02318 ,  H01L21/0274 ,  H01L21/0277 ,  H01L21/0332 ,  H01L21/31144 ,  Y10T428/31942

摘要： 提供具有高的干蚀刻耐性、扭曲耐性、耐热性等的用于光刻工序的抗蚀剂下层膜。光刻用抗蚀剂下层膜形成用组合物，其含有聚合物，所述聚合物含有式(1)的单元结构，式(1)中，A表示源于多羟基芳香族化合物的碳原子数为6～40的羟基取代亚芳基，B表示碳原子数为6～40的亚芳基或含有氮原子、氧原子、硫原子或它们的组合的碳原子数为4～30的杂环基，X+表示H+、NH4+、伯铵离子、仲铵离子、叔铵离子、或季铵离子，T表示氢原子、或可被卤素基、羟基、硝基、氨基、羧酸酯基、腈基、或它们组合成的取代基取代的碳原子数为1～10的烷基、碳原子数为6～40的芳基或含有氮原子、氧原子、硫原子或它们的组合的碳原子数为4～30的杂环基，B和T可与它们所结合的碳原子一起形成碳原子数为4～40的环。

公开(公告)号：CN104755648A

公开(公告)日：2015-07-01

申请号：CN201380057122.8

申请日：2013-07-18

申请人： 株式会社V技术

发明人： 水村通伸

IPC分类号： C23C14/04

CPC分类号： B05B12/20 ,  B05C21/005 ,  B05D1/32 ,  C23C14/042 ,  C23C16/042 ,  H01L21/0332 ,  H01L51/001

摘要： 本发明提供一种成膜掩膜，用于使蒸镀材料覆盖于基板上而形成薄膜图案，在该成膜掩膜中，具备：薄板状的磁性金属部件(1)，其在与上述薄膜图案相对应的位置设置有形状尺寸比该薄膜图案大的贯通孔(4)；和树脂制的薄膜(2)，其与上述磁性金属部件(1)的一个面紧贴而设置，且在上述贯通孔(4)内在与上述薄膜图案相对应的位置形成有形状尺寸与该薄膜图案相同的开口图案(5)，且可见光可透过薄膜(2)，上述开口图案(5)设置于开口图案形成区域(7)内，该开口图案形成区域(7)在上述贯通孔(4)内由上述磁性金属部件(1)的厚度与上述蒸镀材料相对于上述薄膜面的最大入射角度所决定的蒸镀的阴影的区域(6)所包围。