-
公开(公告)号：CN107403754A
公开(公告)日：2017-11-28
申请号：CN201610331274.8
申请日：2016-05-18
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768
CPC classification number: H01L21/76889
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底上形成有图形化的第一多晶硅层和第二多晶硅层；在图形化的第一多晶硅层和第二多晶硅层上形成底部硅化物阻挡层、中间硅化物阻挡层和顶部硅化物阻挡层；图形化顶部硅化物阻挡层，以定义待形成硅化物的区域；以图形化的顶部硅化物阻挡层为遮蔽层，去述中间硅化物阻挡层位于待形成硅化物的区域内的部分；去除底部硅化物阻挡层位于待形成硅化物的区域内的部分，其中，中间硅化物阻挡层对顶部硅化物阻挡层和底部硅化物阻挡层具有选择性。该制作方法可以提高多晶硅互连层侧壁硅化物形成能力。该半导体器件和电子装置具有电学性能更好。
-
公开(公告)号：CN104752247B
公开(公告)日：2017-10-20
申请号：CN201310737681.5
申请日：2013-12-27
Applicant: 中芯国际集成电路制造(上海)有限公司
Abstract: 本发明涉及一种金属桥连缺陷的检测结构以及制备方法，所述结构包括：半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；通孔阵列，位于所述掺杂区上方；第一金属层和第二金属层，第一金属层位于所述通孔阵列上方，所述第二金属层位于所述第一金属层之间和/或四周；所述第一金属层、所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构。所述方法实现了在线（in‑line）检测，不仅能够准确的确定金属桥连的发生，而且还能够精准的对所述金属桥连的位置进行定位；所述检测结构能够和在线工具实现良好的兼容，而不在局限于WAT检测，不仅检测结构更加更加准确，而且应用更加广泛。
-
公开(公告)号：CN104465629B
公开(公告)日：2017-06-09
申请号：CN201310438676.4
申请日：2013-09-23
Applicant: 中芯国际集成电路制造(上海)有限公司
Abstract: 本发明提出一种无源器件结构及其形成方法，在电容结构的表面形成有电荷吸附层，所述电荷吸附层紧贴连接线，所述电荷吸附层能够吸附电荷，在进行后续工艺时，产生的电荷均能够由电荷吸附层将电荷导出，避免电荷聚积在所述电容结构中，从而能够保护电容结构不被损伤，进而能够提高无源器件的性能。
-
公开(公告)号：CN108807268B
公开(公告)日：2020-10-09
申请号：CN201710282749.3
申请日：2017-04-26
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供衬底，包括相邻NMOS区域和PMOS区域；分别在NMOS区域和PMOS区域衬底上形成栅极结构；在栅极结构露出的衬底上形成多晶硅互连层；在PMOS区域栅极结构两侧衬底内形成P型源漏掺杂区；向PMOS区域多晶硅互连层内掺杂阻挡离子；向PMOS区域多晶硅互连层内掺杂阻挡离子后，在NMOS区域栅极结构两侧衬底内形成N型源漏掺杂区。本发明通过在PMOS区域多晶硅互连层内掺杂阻挡离子的方案，防止形成N型源漏掺杂区时N型离子通过所述多晶硅互连层扩散至PMOS区域内，从而提高所形成P型器件的器件速度。
-
公开(公告)号：CN105845668B
公开(公告)日：2018-10-16
申请号：CN201510024491.8
申请日：2015-01-17
Applicant: 中芯国际集成电路制造(上海)有限公司
Abstract: 本发明提出了一种MIM电容结构及其制作方法，在下极板上形成下极板侧壁，下极板侧壁位于阶梯型通孔两侧底部，接着在阶梯型通孔内形成电容介质层，最后在电容介质层的表面形成上极板，由于下极板侧壁的高度小于阶梯型通孔的深度，因此形成的电容介质层会全部覆盖下极板侧壁，并且由于下极板侧壁与下极板相连，可以作为下极板的一部分，从而增加了上极板和下极板之间的有效面积，在不额外占用基底平面面积的情况下增大了MIM电容的电容值。
-
Patent Agency Ranking
公开(公告)号：CN104465492B
公开(公告)日：2018-03-16
申请号：CN201310438557.9
申请日：2013-09-23
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本发明提供一种穿透硅通孔结构的形成方法以及集成电路制造方法，实质上是一种中通孔型（Via‑Middle）制作方案，在集成电路制造前道工艺的半导体器件制作完成之后、集成电路制造后道金属互连工艺之前，不立即进行接触孔和堆叠标记的制作工艺，而是改为先进行所述穿透硅通孔结构的形成工艺，当穿透硅通孔结构制作完成之后，再进行接触孔和堆叠标记的制作工艺，未增加掩膜版数目，而且形成的互连金属层的表面沿堆叠标记沟槽凹陷，光信号增强，可以获得清晰明确的堆叠标记对准图像，从而提高集成电路制造的良率。
-
公开(公告)号：CN107527953A
公开(公告)日：2017-12-29
申请号：CN201610486009.7
申请日：2016-06-22
Applicant: 中芯国际集成电路制造(天津)有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/78 , H01L21/28518 , H01L29/0684 , H01L29/42364 , H01L29/66477
Abstract: 本发明提供一种半导体器件及其制备方法，包括：提供半导体衬底，部分所述半导体衬底上形成有层叠设置的第一多晶硅层和介质层，以及围绕所述第一多晶硅层和所述介质层的侧墙；形成复合多晶硅层，所述复合多晶硅层覆盖所述介质层、所述侧墙以及剩余的部分所述半导体衬底，所述侧墙上的所述复合多晶硅层具有至少一个台阶；在所述复合多晶硅层表面形成金属硅化物，本发明中，在半导体衬底上形成复合多晶硅层，侧墙上的复合多晶硅层具有至少一个台阶，使得复合多晶硅层在侧墙处的坡度降低，形成的金属层可以完整的覆盖复合多晶硅层，从而形成完整的金属硅化物，降低复合多晶硅层的电阻，从而提高半导体器件的性能。
-
公开(公告)号：CN104752406A
公开(公告)日：2015-07-01
申请号：CN201310743147.5
申请日：2013-12-27
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L23/544
Abstract: 本发明涉及一种硅通孔的测试结构，包括：半导体衬底；硅通孔，部分嵌于所述半导体衬底内；导电材料层，位于所述半导体衬底上方、所述硅通孔的外侧并与所述硅通孔相连接；其中，所述硅通孔以及所述导电材料层构成电容测试结构。本发明提供了一种晶圆可接受测试（WAT）的测试结构，用硅通孔，硅通孔隔离层以及多晶硅来形成电容结构，通过测试该电容结构的电容值和电容的漏电，来（1）推算TSV隔离层的电性厚度，（2）测试TSV的漏电流大小。所述测试结构不仅有助于侦测TSV隔离层的隔绝能力，而且可以帮助出现问题时的PFA（物理失效分析）定位。
-
公开(公告)号：CN104752247A
公开(公告)日：2015-07-01
申请号：CN201310737681.5
申请日：2013-12-27
Applicant: 中芯国际集成电路制造(上海)有限公司
CPC classification number: H01L22/30 , G01N21/95 , G01N21/9501 , H01L22/34
Abstract: 本发明涉及一种金属桥连缺陷的检测结构以及制备方法，所述结构包括：半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；通孔阵列，位于所述掺杂区上方；第一金属层和第二金属层，第一金属层位于所述通孔阵列上方，所述第二金属层位于所述第一金属层之间和/或四周；所述第一金属层、所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构。所述方法实现了在线（in-line）检测，不仅能够准确的确定金属桥连的发生，而且还能够精准的对所述金属桥连的位置进行定位；所述检测结构能够和在线工具实现良好的兼容，而不在局限于WAT检测，不仅检测结构更加更加准确，而且应用更加广泛。
-
公开(公告)号：CN104465492A
公开(公告)日：2015-03-25
申请号：CN201310438557.9
申请日：2013-09-23
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L21/768 , H01L23/522
Abstract: 本发明提供一种穿透硅通孔结构的形成方法以及集成电路制造方法，实质上是一种中通孔型（Via-Middle）制作方案，在集成电路制造前道工艺的半导体器件制作完成之后、集成电路制造后道金属互连工艺之前，不立即进行接触孔和堆叠标记的制作工艺，而是改为先进行所述穿透硅通孔结构的形成工艺，当穿透硅通孔结构制作完成之后，再进行接触孔和堆叠标记的制作工艺，未增加掩膜版数目，而且形成的互连金属层的表面沿堆叠标记沟槽凹陷，光信号增强，可以获得清晰明确的堆叠标记对准图像，从而提高集成电路制造的良率。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.036 seconds)
