-
公开(公告)号：CN101231971A
公开(公告)日：2008-07-30
申请号：CN200710148569.2
申请日：2007-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/60 , H01L27/146 , H01L23/485
CPC classification number: H01L27/14636 , H01L24/05 , H01L27/14621 , H01L27/14627 , H01L27/14643 , H01L27/14687 , H01L2224/05556 , H01L2924/12043 , H01L2924/13091 , H01L2924/00
Abstract: 本发明提供一种具有接合垫的互补式金属氧化物半导体影像感测器及其形成方法，上述互补式金属氧化物半导体影像感测器包括：半导体衬底，具有像素区域以及电路区域；钝化层，位于该半导体衬底上，该钝化层具有开口；以及接合垫，位于该电路区域中，其中该接合垫不延伸于该钝化层的上方。本发明可明显降低接合垫与钝化层之间的高度差，因此可消除半导体衬底上因旋转涂布导致的散射缺陷，并可降低平坦化层的厚度从而提高CMOS影像感测器的光学性能。
-
公开(公告)号：CN100378955C
公开(公告)日：2008-04-02
申请号：CN200510075335.0
申请日：2005-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L27/146 , H04N5/335
CPC classification number: H01L27/14621 , H01L27/14625 , H01L27/14627 , H01L27/14632 , H01L27/14685 , H01L27/14687
Abstract: 本发明是关于一种适用于影像感测器的透镜结构及其制造方法。该影像感测器包括双微透镜结构，是具有一外微透镜排列于一内微透镜上方，两微透镜是排列于对应的光感测器上方。可经由硅化法形成内或外微透镜，其中光阻材料的反应性部分是与含硅药剂反应。可通过梯级蚀刻法形成内或外微透镜，梯级蚀刻法包括一系列交替的蚀刻步骤，是包括非等向性蚀刻步骤及造成图案化的光阻侧向地缩减的蚀刻步骤。可使用接续的非等向性蚀刻法来平坦化蚀刻过的梯级结构，并且形成平滑的透镜。亦可使用热安定及感光性聚合/有机材料形成永久的内或外透镜。涂覆感光材料，接着使用微影使其图案化，回流，接着熟化，以形成永久的透镜结构。
-
公开(公告)号：CN100362647C
公开(公告)日：2008-01-16
申请号：CN200610001346.9
申请日：2006-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/762
CPC classification number: H01L27/11521 , H01L21/76224 , H01L27/10894 , H01L27/11
Abstract: 本发明提供在半导体衬底表面上利用浅沟槽绝缘(shallow trenchisolation，STI)结构来凸伸一阶梯高度，以使彼此绝缘的制造方法。而此方法包含在半导体衬底及结构的表面上形成牺牲层(sacrificial layer)；接着回蚀位于至少一个结构上的一部分牺牲层，再部分回蚀此至少一个结构，以降低在半导体衬底表面上的结构所凸伸的阶梯高度，并移除相邻结构间的残余牺牲层。此方法可用于制造包括已增进可靠度的存储器单元的半导体元件。
-
公开(公告)号：CN1277306C
公开(公告)日：2006-09-27
申请号：CN02120229.X
申请日：2002-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8239 , H01L21/82
Abstract: 本发明公开一种分离栅极快闪存储单元(Split Gate Flash Cell)的多晶硅间隙壁(Polysicilion Spacer)的制造方法，其在完成快闪存储单元的分离栅极的主体结构，并在此主体结构上覆盖多晶硅层后，再覆盖一层由氮氧化硅(SiON)或氮化硅(SiN)所构成的硬掩模(Hard Mask)层。通过此硬掩模的保护，可在进行多晶硅层的间隙壁蚀刻时，防止孔洞(Punch)在基材中形成，并造成垂直的间隙壁。此外，更可在多晶硅层的间隙壁蚀刻进行一段时间后，以氧等离子体在多晶硅层上形成氧化层来当作牺牲硬掩模。由于此牺牲硬掩模可避免在间隙壁上形成凹陷区，因此可获得形状更趋于方形的间隙壁结构。
-
公开(公告)号：CN1828869A
公开(公告)日：2006-09-06
申请号：CN200610001346.9
申请日：2006-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/762
CPC classification number: H01L27/11521 , H01L21/76224 , H01L27/10894 , H01L27/11
Abstract: 本发明提供在半导体底材表面上利用浅沟槽绝缘(shallow trench isolation，STI)结构来凸伸一阶梯高度，以使彼此绝缘的制造方法。而此方法包含在半导体底材及结构的表面上形成牺牲层(sacrificial layer)；接着回蚀位于至少一个结构上的一部分牺牲层，再部分回蚀此至少一个结构，以降低在半导体底材表面上的结构所凸伸的阶梯高度，并移除相邻结构间的残余牺牲层。此方法可用于制造包括已增进可靠度的存储器单元的半导体元件。
-
Patent Agency Ranking
公开(公告)号：CN101901823A
公开(公告)日：2010-12-01
申请号：CN201010194525.5
申请日：2010-05-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L23/528 , H01L21/82 , H01L21/768
CPC classification number: H01L27/2436 , H01L27/2481 , H01L45/06 , H01L45/1226 , H01L45/145
Abstract: 一种集成电路结构与形成集成电路结构的方法，其中集成电路结构包括一介电层其具有一上部与一下部。该介电层为一层间介电层或一金属层间介电层之一。一相变随机存取存储器单元包括一相变条，其中该相变条为于该介电层的该下部上，且具有一上表面低于该介电层的上表面，与一下表面高于该介电层的下表面。一第一导电柱为电性连接至该相变条。该第一导电柱自该介电层的上表面向下延伸进入该介电层。一第二导电柱为于一周边区域中。该第二导电柱自该介电层的上表面向下延伸进入该介电层。该第一导电柱与该第二导电柱具有不同的高度。相变随机存取存储器单元的形成工艺以只需要三个或更少的额外的光罩与周边电路的形成相容。因此减少制造成本。
-
公开(公告)号：CN100590802C
公开(公告)日：2010-02-17
申请号：CN200810091958.0
申请日：2008-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L29/78 , H01L29/423 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L27/11521 , H01L29/42324 , H01L29/513 , H01L29/6656 , Y10S438/945
Abstract: 一种半导体元件以及制作半导体元件的方法。其中，该方法有形成硬掩模，此硬掩模可以使用在栅形成的过程中。硬掩模位于交替形成于基底上的多个绝缘层与多个导电层上。硬掩模可以具有三层：下氮化层、中氧化层、以及上氮化层。其中，中氧化层先跟其它硬掩模的部分一起形成，然后可以用稀释氢氟酸沾浸步骤来减少其侧向宽度。之后介电层形成在具有该硬掩模的栅结构，在回蚀刻时，该介电层会自动对准到该中氧化层的顶部。此外，当有两层导电层个别当成栅层时，位于下方的导电层的至少一边被内移，形成底切，因而具有较小的侧向宽度。本发明能够增大侧壁子蚀刻的误差容许范围，并改善RTV问题。
-
公开(公告)号：CN101494197A
公开(公告)日：2009-07-29
申请号：CN200810187376.2
申请日：2008-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/768 , H01L27/146 , H01L23/522
CPC classification number: H01L27/14625 , H01L27/14627 , H01L27/14636 , H01L27/14685
Abstract: 本发明是有关于一种影像感测器及其制造方法，藉由在半导体基材上形成像素阵列与周边区环绕像素阵列的方式来制作光学影像感测器，周边区包含周边电路系统。形成内层介电层于基材上，并形成多个内连线路层于此内层介电层上。每个内连线路层包括多个内连金属特征以及一层内层介电材料覆盖在这些内连金属特征上。提供内连线路层时是以有N层内连线路层设在周边区、而有1至N－1层内连线路层设在像素阵列上的方式。形成蚀刻终止层于周边区的最上层内连金属特征上。
-
公开(公告)号：CN101425516A
公开(公告)日：2009-05-06
申请号：CN200710167197.8
申请日：2007-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L23/522
CPC classification number: H01L27/115 , H01L27/11521
Abstract: 本发明提供一种分裂式栅极存储单元，包括沿第一方向形成于半导体衬底上的多个绝缘区域，在两个相邻的绝缘区域之间定义出有源区域，该有源区域具有形成于该半导体衬底中的一对漏极与源极区域。一对浮动栅极设置于该有源区域上，且自对准于所述绝缘区域，其中该对浮动栅极的顶表面与所述绝缘区域的顶表面高度相等。一对控制栅极自对准于该浮动栅极，且沿第二方向设置于该浮动栅极上。源极线沿该第二方向设置于该对控制栅极之间。一对选择栅极沿该第二方向设置于与该对控制栅极相对的外侧侧壁上。本发明可使得浮动栅极自对准于隔离区域或者说绝缘区域以及源极线，从而有助于存储元件的进一步微缩化和集成化。
-
公开(公告)号：CN101281891A
公开(公告)日：2008-10-08
申请号：CN200710139912.7
申请日：2007-08-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L27/146
CPC classification number: H01L24/05 , H01L24/45 , H01L24/48 , H01L27/14636 , H01L27/14643 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05096 , H01L2224/05556 , H01L2224/05558 , H01L2224/05624 , H01L2224/45144 , H01L2224/45147 , H01L2224/45155 , H01L2224/45166 , H01L2224/4807 , H01L2224/4845 , H01L2224/48463 , H01L2224/48505 , H01L2224/48624 , H01L2224/48824 , H01L2924/01005 , H01L2924/01007 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01072 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/05042 , H01L2924/09701 , H01L2924/10253 , H01L2924/14 , H01L2924/00014 , H01L2224/05666 , H01L2224/45124 , H01L2224/05655 , H01L2924/00
Abstract: 本发明提供一种具有接合垫的半导体装置。该半导体装置包括：一第一基板，包含一元件区域以及一接合区域，其中该第一基板具有一上表面以及一底部表面；一半导体元件，设置于该元件区域的该第一基板的上表面上；一第一金属间介电层，至少形成于该接合区域的该第一基板的上表面；一最底层的金属图案，设置于该第一金属间介电层之中，其中该最底层的金属图案作为接合垫；以及一开口，穿过该第一基板，且露出该最底层的金属图案。通过本发明，可以获得更佳的CMOS图像传感器的接合垫以及接合导线之间接合品质，例如提升两者的黏合度，借此，可防止接合导线剥落。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.032 seconds)
